[发明专利]一种雷达接收机数字基带信号录取分析系统和方法在审
申请号: | 202011031659.5 | 申请日: | 2020-09-27 |
公开(公告)号: | CN112305511A | 公开(公告)日: | 2021-02-02 |
发明(设计)人: | 陈利彬;吴来萍 | 申请(专利权)人: | 北京无线电测量研究所 |
主分类号: | G01S7/40 | 分类号: | G01S7/40 |
代理公司: | 北京正理专利代理有限公司 11257 | 代理人: | 付生辉 |
地址: | 100854*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 雷达 接收机 数字 基带 信号 录取 分析 系统 方法 | ||
1.一种雷达接收机数字基带信号录取分析系统,其特征在于,包括:
计算机设备和数据录取装置;
其中,所述计算机设备响应于用户的输入而生成控制指令;
所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号,并生成数据;
所述计算机设备对所述数据进行分析。
2.根据权利要求1所述的系统,其特征在于,
所述数据录取装置包括:
FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器;
其中,
所述光电收发器模块包括:
第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器;
所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号,或将FPGA核心控制器输出的串行电信号转换为光信号;
所述同步触发连接器用于接收外部接收机发出的同步信号;
所述FPGA核心控制器用于接收所述同步信号和所述串行电信号,并对所述同步信号和所述串行电信号进行处理,将处理后得到的数据发送给计算机设备;
所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态;
所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态;
所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离,并将所述进行隔离后的同步信号输出至FPGA核心控制器;
所述存储器在所述FPGA核心控制器的控制下进行数据的读写,完成并行接收数据缓存。
3.根据权利要求1所述的系统,其特征在于,
所述计算机设备包括指标分析模块;
所述指标分析模块被配置为:
对接收机打包的信号进行拆分,获取用户所选的一路数字基带信号的数据;
按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算,以获得功率谱线,其中,N为用户设置的一路数字基带信号所需的FFT点数,记|Y(k)|2为运算后的第k点谱线功率,P为所加窗函数的阶数,L为所加窗函数带来的功率损失百分比,S为杂散数和H为谐波总数;
在0至数字基带信号范围内对于所述谱线功率|Y(k)|2求最大值,得到最大值对应的位置为基波信号的位置I1,基波信号取值范围B1为I1-P至I1+P;二次谐波取值范围B2为2×I1-P至2×I1+P,同理可得到三次至六次谐波的取值范围B3~B6;在P至且不包含B1~B6的数字基带信号范围内,对于|Y(k)|2求最大值,得到最大值对应的位置为最大杂散信号的位置Is,最大杂散信号B7的取值范围为Is-P至Is+P;
当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时,所述杂散数S等于0和谐波总数H等于5:
将所述用户设置的一路数字基带信号所需的FFT点数N,运算后的第k点谱线功率|Y(k)|2,所加窗函数的阶数P,杂散数S,谐波总数H代入公式(1),对噪底指标PNoise_floor进行分析计算;
当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时,所述杂散数S等于1和谐波总数H等于5:
将所述用户设置的一路数字基带信号所需的FFT点数N,运算后的第k点谱线功率|Y(k)|2,所加窗函数的阶数P,杂散数S,谐波总数H代入公式(2),对噪底指标PNoise_floor进行分析计算;
公式(1)和(2)中,N为用户设置的一路数字基带信号所需的FFT点数,|Y(k)|2为运算后的第k点谱线的功率,P为所加窗函数的阶数,S为杂散数和H为谐波总数;
将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|2、噪底指标PNoise_floor、在0至数字基带信号范围内|Y(k)|2最大值对应的基波信号的位置I1和所加窗函数的阶数P代入公式(3),得到实测信号功率PMain;
式中,L为所加窗函数带来的功率损失百分比、PNoise_floor为噪底指标,P为所加窗函数的阶数,|Y(k)|2为运算后的第k点谱线的功率,I1为在0至数字基带信号范围内|Y(k)|2最大值对应的基波信号的位置;
将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|2、所加窗函数的阶数P和在P至且不包含B1~B6的数字基带信号范围内,|Y(k)|2最大值对应的位置为最大杂散信号的位置Is代入到公式(4)得到最差杂散WoSpur,即杂散信号功率PSpur;
式中,L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|2为运算后的第k点谱线的功率,Is为在P至且不包含B1~B6的数字基带信号范围内,|Y(k)|2最大值对应的位置为最大杂散信号的位置;
将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标PNoise_floor代入公式(5),得到噪声总功率PNoise,将所述实测信号功率PMain和噪声总功率PNoise代入公式(6),得到信噪比SNR;
式中,N为用户设置的一路数字基带信号所需的FFT点数,PNoise_floor为噪底指标;
式中,PMain为实测信号功率,PNoise为噪声总功率;
将所述所加窗函数带来的功率损失百分比L、在0至数字基带信号范围内|Y(k)|2最大值对应基波信号的位置I1、运算后的第k点谱线的功率|Y(k)|2和所加窗函数的阶数P代入公式(7),得到所述二次至六次谐波总功率PSumHar;将所述实测信号功率PMain,噪声总功率PNoise和二次至六次谐波总功率PSumHar代入公式(8),得到信纳比SINAD;
式中,L为所加窗函数带来的功率损失百分比、I1为在0至数字基带信号范围内|Y(k)|2最大值对应基波信号的位置,P为所加窗函数的阶数,|Y(k)|2为运算后的第k点谱线的功率;
式中,PMain为实测信号功率,PNoise为噪声总功率,PSumHar为二次至六次谐波总功率;
将所述信纳比SINAD代入公式(9)得到有效位ENOB,
式中,SINAD为信纳比;
将所述二次至六次谐波总功率PSumHar代入公式(10)得到二次至六次谐波总功率的平均值将所述实测信号功率PMain、二次至六次谐波总功率的平均值和杂散信号功率PSpur代入公式(11),得到无杂散动态范围SFDR;
式中,PSumHar为二次至六次谐波总功率;
式中,PMain为实测信号功率、为二次至六次谐波总功率的平均值,PSpur为杂散信号功率;
将所述二次至六次谐波总功率PSumHar和实测信号功率PMain代入公式(12),得到总谐波失真THD;
式中,PSumHar为二次至六次谐波总功率,PMain为实测信号功率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京无线电测量研究所,未经北京无线电测量研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011031659.5/1.html,转载请声明来源钻瓜专利网。