[发明专利]阵列基板及其制作方法、显示装置有效

专利信息
申请号: 202011035304.3 申请日: 2020-09-27
公开(公告)号: CN112147824B 公开(公告)日: 2023-01-17
发明(设计)人: 王喜鹏;张伟;刘颀;张永刚 申请(专利权)人: 合肥京东方显示技术有限公司;京东方科技集团股份有限公司
主分类号: G02F1/1362 分类号: G02F1/1362
代理公司: 北京中博世达专利商标代理有限公司 11274 代理人: 申健
地址: 230012 安徽省合肥市新*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 阵列 及其 制作方法 显示装置
【权利要求书】:

1.一种阵列基板,其特征在于,包括:

衬底;

多条第一栅线,位于所述衬底的一侧,且沿第一方向延伸;

第一绝缘层,位于所述多条第一栅线远离所述衬底的一侧;

多条第二栅线,位于所述第一绝缘层远离所述衬底的一侧,所述多条第二栅线沿与所述第一方向交叉的第二方向延伸,一条第二栅线与至少一条第一栅线电连接;

第二绝缘层,位于所述多条第二栅线远离所述衬底的一侧;以及,

多条数据线,位于所述第二绝缘层远离所述衬底的一侧,且沿所述第一方向延伸;

所述第一栅线为单线结构或所述第一栅线中的至少部分为双线结构;所述第一栅线在所述衬底上的正投影位于相邻两条所述数据线在所述衬底上的正投影之间;或者,

所述第一栅线位于一列子像素区域相对两侧的两部分中的至少一部分为双线结构,所述双线结构包括间隔设置的第一导电线和第二导电线,所述第一导电线在所述衬底上的正投影和所述第二导电线在所述衬底上的正投影位于同一条所述数据线的相对两侧;

所述阵列基板包括显示区域;所述多条第二栅线和所述多条数据线在所述显示区域内交叉限定出多个子像素区域;所述阵列基板还包括:

第三绝缘层,位于所述多条数据线远离所述衬底的一侧;

多个像素电极,位于所述第三绝缘层远离所述衬底的一侧,且一一对应地设置于所述多个子像素区域内;

多个像素驱动电路,一一对应地设置于所述多个子像素区域内,每个像素驱动电路位于一个像素电极与所述衬底之间,且每个像素驱动电路同时与一条所述数据线、一条所述第二栅线和一个所述像素电极电连接;

所述第三绝缘层在沿垂直于所述衬底所在平面的方向上的厚度的范围为

2.根据权利要求1所述的阵列基板,其特征在于,

在沿所述第一方向排列的一列像素驱动电路中,相邻两个像素驱动电路分别电连接至不同的所述数据线。

3.根据权利要求1所述的阵列基板,其特征在于,

所述第一栅线交替出现在沿所述第一方向排列的一列子像素区域的相对两侧。

4.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:

多条公共电极线,与所述多条第一栅线同层设置;所述公共电极线沿所述第一方向延伸,且所述公共电极线交替出现在沿所述第一方向排列的一列子像素区域的相对两侧。

5.根据权利要求1~4中任一项所述的阵列基板,其特征在于,所述阵列基板包括显示区域;所述阵列基板还包括位于所述显示区域一侧的数据邦定区;所述阵列基板还包括:

多条时钟信号线,位于所述数据邦定区、且沿所述第二方向延伸,所述多条时钟信号线与所述多条第一栅线同层设置;

多个栅极驱动电路,位于所述数据邦定区,所述栅极驱动电路的时钟信号端与所述时钟信号线电连接,所述栅极驱动电路的栅极扫描信号输出端与所述第一栅线电连接。

6.根据权利要求1~5中任一项所述的阵列基板,其特征在于,所述第一绝缘层在沿垂直于所述衬底的方向上的厚度为和/或,

所述第二绝缘层在沿垂直于所述衬底所在平面的方向上的厚度的范围为

7.一种显示装置,其特征在于,包括权利要求1~6任一项所述的阵列基板。

8.一种阵列基板的制作方法,其特征在于,包括:

提供衬底;

在所述衬底上形成多条第一栅线,所述多条第一栅线沿第一方向延伸;

在所述多条第一栅线远离所述衬底的一侧形成第一绝缘层;

在所述第一绝缘层远离所述衬底的一侧形成多条第二栅线,所述多条第二栅线沿与所述第一方向交叉的第二方向延伸,一条第二栅线与至少一条第一栅线电连接;

在所述多条第二栅线远离所述衬底的一侧形成第二绝缘层;

在所述第二绝缘层远离所述衬底的一侧形成多条数据线,所述多条数据线沿所述第一方向延伸;

所述第一栅线为单线结构或所述第一栅线中的至少部分为双线结构;所述第一栅线在所述衬底上的正投影位于相邻两条所述数据线在所述衬底上的正投影之间;或者,

所述第一栅线位于一列子像素区域相对两侧的两部分中的至少一部分为双线结构,所述双线结构包括间隔设置的第一导电线和第二导电线,所述第一导电线在所述衬底上的正投影和所述第二导电线在所述衬底上的正投影位于同一条所述数据线的相对两侧;

所述阵列基板包括显示区域;所述多条第二栅线和所述多条数据线在所述显示区域内交叉限定出多个子像素区域;

所述阵列基板的制作方法还包括:

在所述多条数据线远离所述衬底的一侧形成第三绝缘层;

在所述第三绝缘层远离所述衬底的一侧形成多个像素电极,且所述多个像素电极一一对应地设置于所述多个子像素区域内;

形成多个像素驱动电路;所述多个像素驱动电路一一对应地设置于所述多个子像素区域内,每个像素驱动电路位于一个像素电极与所述衬底之间,且每个像素驱动电路同时与一条所述数据线、一条所述第二栅线和一个所述像素电极电连接;

所述第三绝缘层在沿垂直于所述衬底所在平面的方向上的厚度的范围为

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥京东方显示技术有限公司;京东方科技集团股份有限公司,未经合肥京东方显示技术有限公司;京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011035304.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top