[发明专利]存储系统及电子设备

说明书

本申请提供一种存储系统及电子设备。其中，该存储系统，包括：指令接收电路，其用于接收并缓存外部输入的数据写入指令；写入处理电路，其分别与所述存储器以及所述指令接收电路连接，所述写入处理电路用于判断外部输入的待存储数据是否为预设类数据，若为预设类数据则根据数据写入指令生成预设写入指令；存储器，其与所述写入处理电路连接，所述存储器设有用于存储第一数据的第一存储单元及用于存储预设类数据的第二存储单元，所述存储器用于根据所述预设写入指令将预存的预设类数据存入所述第一存储单元。本申请实施例可以降低信号的传输功耗。

技术领域

本申请涉及存储器技术领域，特别涉及一种存储系统及电子设备。

背景技术

双数据速率随机动态存储器(DDR SDRAM)是计算机系统的主要内存。随着存储速度和容量需求的提高，DDR内存技术经过几代的发展来适应市场需求。目前主流使用的是DDR4内存颗粒作为系统主内存。目前新的DDR5内存颗粒已经逐渐成熟并在未来形成产品走向。DDR5内存颗粒和DDR4内存颗粒相比，地址命令总线数量大幅减少，容量速度大幅提高，系统带宽可用率也有不菲的提升，数据的写入\读出电压降低以进一步减少功耗。

但是，即使如此，目前DDR5内存颗粒在数据写入时DQ数据总线的传输功耗还是比较高。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请实施例的目的在于提供一种存储系统及电子设备，可以降低信号的传输功耗。

第一方面，本申请实施例提供了一种存储系统，包括：

指令接收电路，其用于接收并缓存外部输入的数据写入指令；

写入处理电路，其分别与所述存储器以及所述指令接收电路连接，所述写入处理电路用于判断外部输入的待存储数据是否为预设类数据，若为预设类数据则根据数据写入指令生成预设写入指令；

存储器，其与所述写入处理电路连接，所述存储器设有用于存储第一数据的第一存储单元及用于存储预设类数据的第二存储单元，所述存储器用于根据所述预设写入指令将预存的预设类数据存入所述第一存储单元。

本申请实施例通过采用写入处理电路对待存储数据进行识别，当遇到预设类数据时，无需通过信号线将待存储数据直接传输给存储器进行存储，而是发送对应的预设写入指令给存储器，使得存储器根据所述预设写入指令将预存的预设类数据存入所述第一存储单元，从而可以降低信号线的传输功率。

可选地，在本申请实施例所述的存储系统中，所述预设类数据包括一个种类的数据，所述数据写入指令包括一个指令标志位；

所述写入处理电路包括：

第一识别单元，其用于判断待存储数据是否为预设类数据，并在所述待存储数据为预设类数据时生成编码信号；

逻辑运算单元，其与所述第一识别单元连接，用于在收到所述编码信号时将编码信号与所述数据写入指令的指令标志位进行逻辑运算以生成预设写入指令，并将预设写入指令传输给存储器。

本申请实施例基于指令标志位来生成预设写入指令，然后基于该预设写入指令来使得存储器根据所述预设写入指令将预存的预设类数据存入所述第一存储单元，从而可以降低信号线的传输功率。

可选地，在本申请实施例所述的存储系统中，所述预设类数据的种类为多种，所述数据写入指令包括多个指令标志位，每一所述指令标志位分别与一个种类的预设类数据对应；

所述写入处理电路包括：

第一识别单元，其用于判断待存储数据是否为多种预设类数据中的一种，并在所述待存储数据为多种预设类数据中的一种时，生成与所述待存储数据的种类对应的编码信号；