[发明专利]半导体芯片

说明书

公开了一种半导体芯片，所述半导体芯片包括：多个芯片焊盘，位于芯片主体的外围电路区域中；再分布布线测试焊盘，位于芯片主体的外围电路区域中，并且在平面图中与所述多个芯片焊盘分隔开；再分布布线连接焊盘，位于芯片主体的核心区域中，并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开；再分布布线层，电连接到所述多个芯片焊盘，其中，再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层；存储器单元阵列，在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置；以及键合引线，将再分布布线连接焊盘电连接到外部装置。

本申请是2016年7月11日在中国国家知识产权局提交的申请号为201610542639.1的发明专利申请的分案申请。

技术领域

本发明构思涉及一种半导体芯片，更具体地，涉及一种包括芯片焊盘、再分布布线测试焊盘和再分布布线连接焊盘的半导体芯片。

背景技术

半导体芯片日益小型化、多功能化和大规模化，并且需要具有高可靠性。在制造期间通过使用连接焊盘来测试而确定半导体芯片是良好的还是有缺陷的，半导体芯片可以通过连接焊盘电连接到外部装置(或外部板)。在这种情况下，因为连接焊盘不能设置在一些位置上，所以降低了芯片设计的自由度，并且当使用连接焊盘测试半导体芯片时，物理应力会施加到内部电路元件(例如，存储器单元阵列)。

发明内容

本发明构思提供了一种半导体芯片，其中，设置在芯片主体上的连接焊盘被划分为再分布布线测试焊盘和再分布布线连接焊盘，因此，提高了芯片设计的自由度，从而使芯片小型化。

根据本发明构思的一方面，提供了一种诸如存储器单元阵列的内部电路元件不设置在再分布布线测试焊盘下方的芯片主体上的半导体芯片，因此，可以减小内部电路元件的物理应力，从而提高可靠性。

根据本发明构思的另一方面，提供了一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体的第一区域中；再分布布线测试焊盘，设置在芯片主体的第一区域中，与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘；以及再分布布线连接焊盘，设置在芯片主体的第一区域中或芯片主体的第二区域中并且通过再分布布线结构连接到芯片焊盘。

芯片主体的第一区域可以是包括控制存储器单元阵列的控制电路的外围电路区域，芯片主体的第二区域可以是包括存储器单元阵列的核心区域。

包括存储器单元阵列的内部电路元件可以不设置为在芯片主体的第一区域中与再分布布线测试焊盘的下部叠置。

存储器单元阵列可以是包括晶体管、电容器或它们的组合的集成电路元件。

包括存储器单元阵列的内部电路元件可以设置为在芯片主体的第二区域中与再分布布线连接焊盘的下部叠置。

再分布布线结构可以包括连接到芯片焊盘的再分布布线通孔以及连接到再分布布线通孔的再分布布线层。

再分布布线结构可以在芯片主体上从芯片焊盘沿第一方向延伸并且可以电连接到再分布布线测试焊盘，再分布布线结构可以在芯片主体上从芯片焊盘沿与第一方向基本上相反的第二方向延伸并且可以电连接到再分布布线连接焊盘。

芯片焊盘和再分布布线测试焊盘可以设置在芯片主体的中心部分中。

芯片焊盘和再分布布线测试焊盘可以设置在芯片主体的近边缘部分中。

再分布布线连接焊盘可以设置在芯片主体的中心部分、中间部分或近边缘部分中。

芯片焊盘可以是多个芯片焊盘中的一个，所述多个芯片焊盘彼此分隔地布置，再分布布线连接焊盘可以是多个再分布布线连接焊盘中的一个，所述多个再分布布线连接焊盘彼此分隔地布置，再分布布线测试焊盘可以是多个再分布布线测试焊盘中的一个，所述多个再分布布线测试焊盘彼此分隔地布置。