[发明专利]一种基于递归多叉树的门控时钟转换方法

说明书

本发明公开了一种基于递归多叉树的门控时钟转换方法，步骤如下：1、获取模块的多叉树层次结构；2、搜索门控时钟模块名和其时钟输出端口名，获得门控时钟信号链表；3、搜索门控时钟信号链表的信号名，获得门控时钟信号和衍生时钟的名称和位置，解析所在行语法类型，保存为解决的门控时钟链表；4、简化链表节点标识字段，保留模块名称，删去链表重复元素，得到修改位置链表；5、根据修改位置链表信号的语法类型，将新的修改内容构造新修改链表并替换；6、去掉门控使能与时钟间的“逻辑与”运算，增加上级与本级门控信号的“逻辑与”运算。本发明能够使含有门控时钟的大规模数字逻辑的平台验证变为可能，可以广泛应用于集成电路设计技术领域。

技术领域

本发明涉及集成电路设计技术领域，特别是涉及一种基于递归多叉树的门控时钟转换方法。

背景技术

门控时钟电路是数字电路中的一种低功耗设计，只有当门控有效的时候才有时钟输出，而其他时候输出时钟处于关闭状态，在电路功能关闭时可以通过关闭时钟减少触发器的翻转次数，起到降低动态功耗的作用。在一些大规模的数字集成电路中，考虑到数字模块集成的便利性，已经大范围使用到了门控时钟电路，这也造就了这类电路的传统结构。典型的门控时钟电路是，门控信号经过锁存器后再与输入时钟经过逻辑与运算，输出所需要的门控时钟。

一些数字集成电路的寄存器级描述含有门控时钟电路，虽然这种电路在仿真或流片过程中可以正常使用，但在数字逻辑平台验证过程中会因为门控电路的存在而引起时钟周期约束违例的问题，导致布局布线工具无法实现要求的电路。针对该问题，FPGA(现场可编程逻辑门阵列)供应商在综合工具中加入了门控时钟转换工具，希望在综合后的电路映射过程中将门控时钟结构转换为时钟使能结构，然而该电路优化效果仍不理想——该方法对规模大且门控时钟频繁使用的数字电路完全不起作用，甚至会导致工具流程时间增加。

因此，在数字逻辑验证阶段，特别是以FPGA实现为典型的验证环境中，迫切需要一种新的优化方法，该方法能够将寄存器级描述的门控时钟硬件结构和时钟连接关系替换为时钟使能结构，解决门控时钟带来的一系列时序问题，从而使含有门控时钟的大规模数字逻辑的平台验证变为可能。本发明正是要解决这类门控时钟转换的实际问题。

发明内容

本发明的目的是为了克服上述背景技术的不足，提供一种基于递归多叉树的门控时钟转换方法，使其能够将寄存器级描述的门控时钟硬件结构和时钟连接关系替换为时钟使能结构，解决门控时钟带来的一系列时序问题，从而使含有门控时钟的大规模数字逻辑的平台验证变为可能。

本发明提供的一种基于递归多叉树的门控时钟转换方法，包括如下步骤：S1、自顶而下扫描源文件目录，利用递归方法获取模块的多叉树层次结构；S2、在生成的模块多叉树中，以门控时钟模块名和其时钟输出端口名为关键字进行搜索，获得输出门控时钟信号名，保存为门控时钟信号链表；S3、在步骤S1生成的模块多叉树中，以步骤S2生成的门控时钟信号链表的信号名为关键字进行搜索，获得所有门控时钟信号和衍生时钟的名称和位置，解析所在行语法类型，保存为解决的门控时钟链表；S4、简化步骤S3生成的链表的节点标识字段，保留模块名称，然后删去链表中重复的元素，得到针对源文件的修改位置链表； S5、遍历步骤S4生成的修改位置链表，根据每个信号所在行的语法类型，产生新的修改内容，构造新修改链表，在生成新源文件的过程中使用新修改链表的内容进行替换；S6、修改门控时钟模块，去掉门控使能与时钟间的“逻辑与”运算，增加上级与本级门控信号的“逻辑与”运算，实现门控使能信号和时钟信号分离，产生新的门控时钟模块。