[发明专利]可变速率模数AD高速采样电路有效
| 申请号： | 202011042969.7 | 申请日： | 2020-09-28 |
| 公开（公告）号： | CN112187269B | 公开（公告）日： | 2023-02-28 |
| 发明（设计）人： | 张晓波;赵小刚;唐洪军;宋云鹏 | 申请（专利权）人： | 西南电子技术研究所(中国电子科技集团公司第十研究所) |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司 51214 | 代理人： | 刘小彬 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 可变 速率 ad 高速 采样 电路 | ||
1.一种可变速率模数AD高速采样电路，包括：连接了跨导运算放大器的双通道高速AD芯片，通过基带处理器连接的大规模可编程门阵列FPGA，其特征在于：在两个双通道高速AD芯片之间相连有时钟分配器和顺次通过时钟分配器串联的比较器、变压器、滤波器和DDS芯片，两个双通道高速AD芯片前级两路运算放大器采样保持电路进行电压跟随，双通道高速模数AD芯片在时钟的上升沿完成采样，采用直接二进制码输出12位的转换数据信号，将输出的模数转换结果的I/Q基带信号输出至FPGA，FPGA根据需求实时将频率字控制写信号更新后送入DDS芯片，DDS芯片根据不同的频率字产生相位连续可变的参考时钟并输入滤波器，滤除DDS芯片输出的混频信号，通过变压器将单端信号转变为差分信号送入比较器，比较器将模拟时钟转换为数字时钟，时钟分配器将数字时钟转换为多路时钟提供给双通道高速AD芯片，经通道模数转换器ADC同步转换作为采样时钟，双通道高速AD芯片对模拟信号进行采样，经D/A转换成4路数字基带信号IA、IB、QA、QB，并将采样数据送入FPGA进行解调。
2.如权利要求1所述的可变速率模数AD高速采样电路，其特征在于：直接数字式频率合成器DDS根据外部提供输入的3.1GHz参考时钟和FPGA1输入的32位频率控制字，输出0～1500MHz时钟送入滤波器进行滤波，输出滤波后的混频信号，经变压器、比较器、时钟分配器产生提供给双通道高速AD模数转换器AD的采样时钟。
3.如权利要求1所述的可变速率模数AD高速采样电路，其特征在于：两路模拟信号经过运算放大器进行放大后，分别通过各自连接的双通道高速模数转换器AD进行采样，把模拟信号转换成数字信号，同时时钟分配器将数字时钟转换分为2路同步时钟，分别提供给相连的2片双通道高速AD模数转换器作为采样时钟clk，采样数据经模数转换器AD内置数据分配器DMUX1：2降速后，将得到的4路IA、IB、QA、QB基带信号和采样时钟clk，通过12位的接口输入到FPGA进行解调。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所(中国电子科技集团公司第十研究所)，未经西南电子技术研究所(中国电子科技集团公司第十研究所)许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011042969.7/1.html，转载请声明来源钻瓜专利网。
