[发明专利]一种低功耗的数字上电复位电路及集成电路芯片在审
申请号: | 202011043444.5 | 申请日: | 2020-09-28 |
公开(公告)号: | CN112165320A | 公开(公告)日: | 2021-01-01 |
发明(设计)人: | 徐冰妍;黄继成 | 申请(专利权)人: | 上海磐启微电子有限公司 |
主分类号: | H03K17/22 | 分类号: | H03K17/22 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 党蕾 |
地址: | 200120 上海市浦东新区中国(上海)自由*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 功耗 数字 复位 电路 集成电路 芯片 | ||
本发明涉及集成电路技术领域,尤其涉及一种低功耗的数字上电复位电路,包括:上电触发单元,用于产生启动触发信号;信号延迟单元,信号延迟单元的输入端连接上电触发单元的输出端,用于接收启动触发信号并对其进行延时处理,以输出延迟信号;锁存单元,锁存单元的第一输入端连接上电触发单元的输出端,第二输入端连接信号延迟单元的输出端,锁存单元接收延迟信号进行处理并形成复位触发信号,锁存单元根据复位触发信号输出复位信号。有益效果:本发明的数字上电复位电路的结构简单,不需要传统复位电路中的模拟采样、模拟比较等模块,简化了电路结构,降低了工艺偏差带来的误差;此外,由于没有模拟模块的功耗,降低了电路的功耗。
技术领域
本发明涉及集成电路技术领域,尤其涉及一种低功耗的数字上电复位电路及集成电路芯片。
背景技术
随着集成电路技术的快速发展,集成电路对工作功耗、待机功耗、睡眠功耗的要求越来越高。由于芯片在完成指令工作后会进入睡眠,所以睡眠低功耗设计尤其重要。现有技术中的复位电路设计通过模拟的方式实现复位功能,图1和图2所示为现有技术中的复位电路,不仅电路复杂,而且功耗偏高随工艺偏差大。其中,图1所示为传统的复位电路,电路架构比较复杂,需要比较器、时钟、Bias(偏置)等模拟模块实现,生产成本较高;图2电路用模拟方式实现电源检测,该电路架构功耗偏高,且受工艺变化的影响较大,工艺偏差会带来较大的误差。
发明内容
针对现有技术中存在的上述问题,现提供一种低功耗的数字上电复位电路及集成电路芯片。
具体技术方案如下:
本发明包括一种低功耗的数字上电复位电路,包括:
一上电触发单元,用于产生一启动触发信号;
一信号延迟单元,所述信号延迟单元的输入端连接所述上电触发单元的输出端,用于接收所述启动触发信号并对其进行延时处理,以输出一延迟信号;
一锁存单元,所述锁存单元的第一输入端连接所述上电触发单元的输出端,用于接收所述启动触发信号以复位所述锁存单元;
所述锁存单元的第二输入端连接所述信号延迟单元的输出端,所述锁存单元在接收所述延迟信号后进行处理并形成一复位触发信号,所述锁存单元根据所述复位触发信号输出一复位信号。
优选的,所述上电触发单元包括一第一使能缓存器、一第二使能缓存器、一第一或非门以及一第二或非门。
优选的,所述第一或非门的第一输入端连接所述第一使能缓存器的输出端,所述第一或非门的第二输入端连接所述第二或非门的输出端,所述第一或非门的输出端连接所述信号延时单元的输入端;
所述第二或非门的第一输入端连接于所述第一或非门的输出端与所述信号延时单元的输入端之间,所述第二或非门的第二输入端连接所述第二使能缓存器的输出端。
优选的,所述信号延时单元包括复数个延时缓存器串联连接。
优选的,包括一第一触发器、一第二触发器、一非门以及一与非门;
所述所述锁存单元的第一输入端分别连接所述第一触发器的复位端和所述第二触发器的复位端;
所述锁存单元的第二输入端分别连接所述第一触发器的时钟端和所述第二触发器的时钟端,其中,所述非门设置于所述锁存单元的第二输入端与所述第一触发器的时钟端之间;
所述与非门的第一输入端连接所述第一触发器的输出端,所述与非门的第二输入端连接所述第二触发器的输出端,所述与非门的输出端作为所述锁存单元的输出端。
优选的,还包括一电压检测单元,连接于所述上电触发单元的输入端,用于实时检测电源电压并传输给所述上电触发单元,所述上电触发单元根据所述电源电压的电位水平来生成所述启动触发信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海磐启微电子有限公司,未经上海磐启微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011043444.5/2.html,转载请声明来源钻瓜专利网。