[发明专利]一种栅极扫描驱动电路

权利要求书

1.一种栅极扫描驱动电路，包括N级栅极驱动电路单元；第n级栅极驱动电路单元包括上拉控制模块、下拉模块、下拉维持模块、上拉模块、清空重置模块和自举电容，其中所述上拉控制模块、下拉模块、下拉维持模块、上拉模块和自举电容连接于本级上拉控制节点，所述下拉维持模块和清空重置模块连接于本级维持控制节点，所述下拉维持模块、上拉模块、触控维持模块输出本级栅极扫描信号；其中N和n都是正整数，1≦n≦N；其特征在于，所述下拉模块包括第四薄膜晶体管(M9)、第五薄膜晶体管(M9A)和第六薄膜晶体管(M9B)；所述第四薄膜晶体管(M9)的控制端连接第三时钟信号,第四薄膜晶体管(M9)的第一通路端、第五薄膜晶体管(M9A)的第一通路端和第六薄膜晶体管(M9B)的第一通路端均连接本级上拉控制节点，第四薄膜晶体管(M9)的第二通路端、第五薄膜晶体管(M9A)的第二通路端和第六薄膜晶体管(M9B)的第二通路端均连接低电平；当n＝1或2或N或N-1时，第五薄膜晶体管(M9A)的控制端和第六薄膜晶体管(M9B)的控制端均输入启动信号；当2＜n＜N-1时，第五薄膜晶体管(M9A)的控制端连接第n-4级栅极扫描驱动信号,第六薄膜晶体管(M9B)的控制端连接第n+4级栅极扫描驱动信号。

2.根据权利要求1所述的栅极扫描驱动电路，其特征在于：所述下拉模块还包括第三薄膜晶体管(M4A)，当n＝1、2和3或n＝N、N-1和N-3时，第三薄膜晶体管(M4A)的控制端输入低电平，第三薄膜晶体管(M4A)的第一通路端连接本级上拉控制节点，第三薄膜晶体管(M4A)的第二通路端连接低电平；当3＜n＜N-3时，第三薄膜晶体管(M4A)的控制端输入启动信号，第三薄膜晶体管(M4A)的第一通路端连接本级上拉控制节点，第三薄膜晶体管(M4A)的第二通路端连接低电平。

3.根据权利要求1所述的栅极扫描驱动电路，其特征在于：所述上拉控制模块包括第一薄膜晶体管(M1A)和第二薄膜晶体管(M1B)，当n＝1时，第一薄膜晶体管(M1A)的控制端和第一通路端连接且均输入启动信号，第一薄膜晶体管(M1A)的第二通路端连接本级上拉控制节点；当n＝N时，第二薄膜晶体管(M1B)的控制端和第一通路端连接且均输入启动信号，第二薄膜晶体管(M1B)的第二通路端连接本级上拉控制节点；当1＜n＜N时，第一薄膜晶体管(M1A)的控制端和第一通路端连接且均输入前两级栅极驱动信号，第一薄膜晶体管(M1A)的第二通路端连接本级上拉控制节点，第二薄膜晶体管(M1B)的控制端和第一通路端连接且均连接后两级栅极驱动信号，第二薄膜晶体管M1B的第二通路端连接本级上拉控制节点。

4.根据权利要求1所述的栅极扫描驱动电路，其特征在于：所述下拉维持模块包括第十薄膜晶体管(M13A)、第十一薄膜晶体管(M8A)、第十二薄膜晶体管(M11A)、第十三薄膜晶体管(M11B)、第十四薄膜晶体管(M8B)和第十五薄膜晶体管(M13B)；其中第十一薄膜晶体管(M8A)的第一通路端和第十四薄膜晶体管(M8B)的第一通路端连接本级上拉控制节点，第十薄膜晶体管(M13A)的第二通路端和第十五薄膜晶体管(M13B)的第二通路端连接低电平，第十二薄膜晶体管(M11A)的第一通路端和第十三薄膜晶体管(M11B)的第一通路端输出本级栅极扫描信号。