[发明专利]一种基于PCIE的FPGA快速局部重构方法

说明书

本发明提供一种基于PCIE的FPGA快速局部重构方法，包括FPGA多任务重构子系统和任务调度子系统。FPGA多任务重构子系统包括PCIE控制逻辑和快速局部重构模块。PCIE控制逻辑由BAR寄存器控制、DMA控制、MSI中断控制和其他控制逻辑组成。快速局部重构模块由ICAP模块、ICAP控制逻辑和FIFO组成。任务调度子系统包括PCIE驱动和任务调度应用程序。PICE驱动实现PCIE总线驱动和设备扫描、BAR寄存器控制、中断控制、内存映射、DMA数据通信等功能。任务调度应用程序完成权限检查、FPGA状态检查、多任务配置数据导入、数据预处理、控制头封装，最后调用驱动提供的接口通过DMA方式将数据传输至FPGA。本发明实现了FPGA多功能的动态重构，应用层可对任务快速切换进行管理，提高了FPGA资源利用率和灵活度。

技术领域

本发明涉及现场可编程门阵列技术领域，特别涉及FPGA快速局部重构技术。

背景技术

以FPGA为代表的数字系统现场集成技术已经取得了极大的发展，FPGA被广泛应用于工业、通信、电子等领域。FPGA内部具有丰富的逻辑资源，用户能够根据自身需求进行硬件资源定制设计。在传统设计中，当用户需要修改FPGA功能时，需要停止FPGA的当前工作任务并重新下载新的配置文件，这很大程度上限制了FPGA应用的灵活性。因此，动态可重构设计成为FPGA逻辑设计中的重要环节。动态可重构特性不仅能够提高FPGA应用的灵活性，而且通过分时复用能够提高FPGA的资源利用率。

从重构范围角度，FPGA动态重构可分为全局重构和局部重构。全局重构对FPGA的整个逻辑空间进行重配置，优点是FPGA的功能可以完整重定义，缺点是重构时间相对较长，重构状态下的FPGA的逻辑功能无法确定，新旧系统功能链路完全割裂。局部重构将FPGA逻辑空间划分静态区域和可重构局域，仅可重构局域的逻辑功能能够进行动态重构。因此，可以将系统固定不变的功能逻辑放置在静态区域，将期望重定义的功能逻辑放在可重构区域。

PCIE作为第三代高性能I/O总线，具有高带宽、全双工、可扩展等优点，在高速数据采集、通信、数据处理等场合得到深入研究和应用。工程应用中，通常采用支持PCIE IP核的FPGA芯片实现PCIE总线功能，FPGA和CPU之间通过PCIE进行数据交互。如果采用静态重构或者动态全局重构，重构期间FPGA工作停止，会导致PCIE链路断开，CPU需要重启才能重新枚举到设备。使用PCIE总线实现FPGA动态局部重构，能够解决该问题；并且，PCIE总线数据传输速率高，能够有效降低重构时间。

发明内容

为解决上述技术问题，本发明提供了一种基于PCIE的FPGA快速局部重构方法，技术方案如下：

一种基于PCIE的FPGA快速局部重构方法，包括FPGA多任务重构子系统和任务调度子系统；

所述FPGA多任务重构子系统包括PCIE总线控制逻辑和快速局部重构模块；

其中：PCIE总线控制逻辑包括BAR寄存器控制、DMA控制、MSI中断控制和其他控制逻辑，快速局部重构模块包括ICAP模块、ICAP控制逻辑和FIFO；

所述任务调度子系统包括PCIE驱动和任务调度应用程序；

其中：PICE驱动实现PCIE总线驱动和设备扫描、BAR寄存器控制、中断控制、内存映射、DMA数据通信功能，任务调度应用程序完成权限检查、参数检查、FPGA状态检查、多任务配置数据导入、数据预处理、控制头封装，再使能DMA将数据传输至FPGA，等待内核异步通知信号，最后检验FPGA状态和当前任务编号。

进一步的，所述PCIE总线控制逻辑中，控制局部加载使用的寄存器为BAR1，储存和处理的数据包括FPGA状态数据、配置数据版本号、长度、切换日期、加载消耗时间和重构相关中断状态；使用MSI中断，设置配置数据错误和配置数据加载完成两种中断模式。

进一步的，所述的快速局部重构模块状态机流程为：