[发明专利]用于确保最大数据速率传输的可解码性的装置和方法

权利要求书

1.一种用于用户设备(UE)的装置，所述装置包括：

射频(RF)接口；和

处理器电路，所述处理器电路与所述RF接口耦合，

其中，所述处理器电路用于：

生成第一码块(CB)和第二CB；

将所述第一CB和所述第二CB两者映射到时域中的同一组符号；以及

使得将所述第一CB和所述第二CB在所映射的时域中的该组符号上经由所述RF接口发送到接收方UE。

2.根据权利要求1所述的装置，其中，所述处理器电路用于：将所述第一CB和所述第二CB在频域中映射到不同的载波组以用于所述发送。

3.根据权利要求1所述的装置，其中，所述处理器电路用于：将所述第一CB和所述第二CB在空间域中映射到同一层以用于所述发送。

4.根据权利要求1所述的装置，其中，所述处理器电路用于：对所述第一CB的比特进行交织，以防止所述比特中的系统比特被映射到如下一个或多个符号，该一个或多个符号被打孔以用于自动增益控制(AGC)适配。

5.根据权利要求4所述的装置，其中，所述一个或多个符号包括多个符号。

6.根据权利要求1至5中任一项所述的装置，其中，所述处理器电路用于：使得通过物理侧链路共享信道(PSSCH)来发送所述第一CB和所述第二CB。

7.一种用于用户设备(UE)的装置，所述装置包括：

射频(RF)接口；和

处理器电路，所述处理器电路与所述RF接口耦合，

其中，所述处理器电路用于：

生成码块(CB)，所述CB包括多个比特；

用所述多个比特中的第一部分填充时域中的第一组一个或多个符号，其中，所述第一组一个或多个符号不被打孔用于自动增益控制(AGC)适配；

用所述多个比特中的第二部分填充时域中的第二组一个或多个符号，其中，所述第二组一个或多个符号被打孔用于所述AGC适配；以及

使得将所述多个比特中的所述第一部分和所述多个比特中的所述第二部分在相应的所述第一组一个或多个符号和所述第二组一个或多个符号上经由所述RF接口发送到接收方UE。

8.根据权利要求7所述的装置，其中所述多个比特中的所述第一部分与所述多个比特中的所述第二部分相同。

9.根据权利要求7所述的装置，其中所述多个比特中的所述第一部分与所述多个比特中的所述第二部分不同。

10.根据权利要求9所述的装置，其中，所述多个比特中的所述第二部分由与所述多个比特中的所述第一部分的冗余版本(RV)不同的RV来指示。

11.根据权利要求7所述的装置，其中，所述处理器电路用于：基于资源池配置或侧链路控制信息(SCI)来激活用所述多个比特中的所述第二部分对所述第二组一个或多个符号的填充。

12.根据权利要求7所述的装置，其中，所述第一组一个或多个符号包括多个符号，和/或所述第二组一个或多个符号包括多个符号。

13.根据权利要求7至12中任一项所述的装置，其中，所述处理器电路用于：使得通过物理侧链路共享信道(PSSCH)来发送所述多个比特中的所述第一部分和所述多个比特中的所述第二部分。