[发明专利]修正电路的方法

说明书

本发明提供一种修正电路的方法。该种修正电路的方法包括对电路执行时序分析，以得到电路的所述违例路径；根据违例路径的第一参数与第二参数，判定违例路径的类型；以及依据违例路径的类型，修正违例路径，其中，违例路径的建立时间违例。

技术领域

本发明涉及电路的修正方法，且特别涉及一种修正电路中违例路径的方法。

背景技术

近年来，集成电路，例如超大规模集成电路(Larger Scale Integrated Circuit，LSI)的开发周期越来越短，那么在有建立(setup)时间违例问题的时候，如果能迅速找到产生建立时间违例的原因并给出对应的解决方案，将可以大大缩短整个设计时间。其中，建立时间是指时钟信号上升沿到达时序逻辑单元之前，数据信号维持稳定的时间，如果建立时间不够，数据信号不能被准确打入时序逻辑单元，就会产生建立时间违例。

修复建立时间违例的方法包括由开发人员修正时序路径上的逻辑，或者由后端人员用延迟小的电路单元替换延迟大的电路单元。但通常是先由后端人员执行修正，后端人员无法修正的再发回开发人员修正，导致设计周期延长以及对集成电路的功耗或成本的影响。

发明内容

本发明提供一种修正电路中违例路径的方法。该种修正电路中违例路径的方法包括对电路执行时序分析，以得到电路的违例路径；根据违例路径的第一参数与第二参数，判定违例路径的类型；以及依据违例路径的类型，修正违例路径，其中，违例路径的建立时间违例。

通过本发明提供的该种修正电路中违例路径的方法。可以找到产生建立时间违例的原因并给出对应的解决方案，起到加快时序收敛，缩短设计周期的效果。

附图说明

图1为集成电路的阶层式设计方法100的流程图。

图2为本发明一实施例所述的电路200的示意图。

图3为本发明一实施例所述的修正电路违例路径的方法300的流程图。

图4为本发明一实施例所述的将违例路径划分为多个群组的示意图。

图5为本发明一实施例所述的违例路径的分布图。

图6为本发明一实施例所述的违例路径的图表。

图7为本发明一实施例所述的计算机系统的示意图。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：以下的发明内容提供许多不同的实施例或范例以实施本申请的不同特征。以下的发明内容叙述各个构件及其排列方式的特定范例，以简化说明。另外，以下描述的不同范例可能重复使用相同的参考符号和/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例和/或结构之间有特定的关系，除非另有说明。

下文描述实施例的各种变化。藉由各种视图与所绘示的实施例，类似的组件标号用于标示类似的组件。应可理解的是，额外的操作步骤可实施在所述方法之前、之间或之后，且在所述方法的其他实施例中，可以取代或省略部分的操作步骤。