[发明专利]具有注入拖尾补偿区的碳化硅器件

说明书

公开了具有注入拖尾补偿区的碳化硅器件。一种半导体器件的SiC衬底，包括：第一导电类型的漂移区；具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；与沟道区的第一端部邻接的第一导电类型的源极区；在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区的第一导电类型的延伸区；在本体区下方并且具有朝向第一表面延伸并且与延伸区邻接的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处。

背景技术

硅(Si)器件的掺杂可以通过注入和扩散这两者容易地实现。除了硼的扩散之外，仅通过注入就可以容易地实现碳化硅(SiC)器件的掺杂。这针对在SiC器件中实现平滑的注入轮廓提出了挑战，并且导致掺杂轮廓进入到SiC器件的深度中的峰状结构以及还有掩模边缘效应。例如，在掩模边缘处，深注入导致到达SiC衬底的表面的注入拖尾。注入拖尾影响靠近表面的掺杂轮廓。

例如，在平面SiC MOSFET(金属氧化物半导体场效应晶体管)结构中，掩模边缘效应对沟道掺杂具有不想要的影响。特别是在功率MOSFET中，通过在沟道/本体区下面形成的p型掩埋区来针对大的源极-漏极电压遮蔽栅极氧化物免受电场影响。由于用以形成p型掩埋区和沟道/本体区这两者的注入典型地使用相同的掩模，因此p型掩埋区经常具有邻接沟道在器件的漏极侧上的端部的注入拖尾。由于注入掩模的边缘角度因处理变化而改变，因此p型注入拖尾的掺杂改变。这影响针对电压控制的沟道的反型条件，并且因此影响针对接通的阈值电压。以此方式，掩模角度的处理变化导致阈值电压的强烈变化，并且因此导致在特定导通电阻(RonA)上的变化。

对器件性能或寿命的其它不利影响(诸如大的漏极引发的势垒降低(DIBL))也可能由于这样的掩模边缘效应而恶化。在一些情况下，DIBL是平面MOSFET设计的限制因素。除了其它影响之外，DIBL负面地影响器件的短路时间。

因此存在针对改进的SiC器件以及制造该器件的方法的需要。

发明内容

根据半导体器件的实施例，半导体器件包括碳化硅(SiC)衬底，该碳化硅衬底包括：第一导电类型的漂移区；在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；第一导电类型的延伸区，其在本体区的与源极区相对的一侧处，并且从第一表面竖向地延伸到漂移区；在本体区下方并且具有朝向第一表面延伸并且与延伸区邻接的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。

根据生产半导体器件的方法的实施例，方法包括：在碳化硅(SiC)衬底中形成第一导电类型的漂移区；形成第二导电类型的本体区，其在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区；形成第一导电类型的源极区，其在本体区中并且与沟道区的第一端部邻接；形成第一导电类型的延伸区，其在本体区的与源极区相对的一侧处，并且从第一表面竖向地延伸到漂移区；形成第二导电类型的掩埋区，其在本体区下方，该掩埋区具有朝向第一表面延伸并且与延伸区邻接的拖尾；以及形成第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。

根据碳化硅(SiC)器件的实施例，SiC器件包括：第一导电类型的漂移区；在漂移区上方并且具有沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；在本体区下方并且具有朝向沟道区向上延伸的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其邻接沟道区的与第一端部相对的第二端部。掩埋区在补偿区下方延伸。补偿区的平均掺杂浓度大于掩埋区的拖尾的平均掺杂浓度，从而补偿区过补偿掩埋区的拖尾并且将拖尾与沟道区的第二端部分离。

本领域技术人员在阅读以下详细描述并且在查看随附附图时将认识到附加的特征和优点。

附图说明