[发明专利]管理数据存储的方法及装置以及计算机可读取存储介质

说明书

本发明涉及一种管理数据存储的方法及装置以及计算机可读取存储介质，其中该管理数据存储的方法由闪存控制器执行，包含：获取即将启动的子区的信息，所述子区关联于一段逻辑区块地址区间；触发垃圾收集程序的背景操作，用于将所述子区关联的全部或一部分逻辑区块地址区间的用户数据迁移到闪存装置中的连续物理地址；以及依据迁移结果更新相应于所述子区的多个项目的内容，其中，每个项目包含逻辑区块地址的用户数据实际存储于闪存装置中的物理地址的信息。本发明通过如上所述垃圾收集程序的触发，让后续读取命令的执行可直接依据更新后项目的内容从闪存装置读取数据，而不需要多花费时间和运算资源从闪存装置中读取T1表和执行逻辑物理地址转换。

技术领域

本发明涉及存储装置，尤指一种管理数据存储的方法、装置以及计算机可读取存储介质。

背景技术

闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可于地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储于该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用于定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。

为了提升闪存模块的数据写入及读取效能，装置端会以多个信道并行地执行数据写入及读取。为了达成并行处理的目的，一段连续性的数据会分散地存储到多个通道所连接的闪存单元，并使用逻辑物理对照表(Logical-to-physical，L2P Mapping Table)记录用户数据的逻辑地址(由主机端管理)与物理地址(由闪存控制器管理)间的对应关系。更进一步地，在新的规范中，闪存控制器能够将逻辑地址与物理地址间的对应关系整理成主机性能增强器项目(Host Performance Booster，HPB Entries)的格式并提供给主机端。之后，主机端可从HPB项目中取出需要的物理地址，并且将物理地址携带在发送给装置端的HPB读取命令中，使得闪存控制器可直接从闪存模块的物理地址读取用户数据并回复给主机端，而不需要像以前一样得花费时间和运算资源从闪存模块读取逻辑物理对照表并进行逻辑物理地址转换。

此外，在新的规范中，主机端可发送一个HPB读取命令给闪存控制器，用于读取两个或以上连续逻辑地址的用户数据，但其中只允许携带一个HPB项目，其关联起始逻辑地址。然而，当这些连续逻辑地址的用户数据实际上并不是存储在连续的物理地址时，闪存控制器依然需要从闪存装置读取L2P对照表才能知道之后逻辑地址的用户数据实际存储的物理地址，造成HPB读取命令的执行无法获得预期的效率。因此，本发明提出一种管理数据存储的方法、装置及计算机可读取存储介质，用于解决如上所述的问题。

发明内容

有鉴于此，如何减轻或消除上述相关领域的缺陷，实为有待解决的问题。

本发明涉及一种管理数据存储的方法，由闪存控制器执行，包含：获取即将启动的子区的信息，所述子区关联于一段逻辑区块地址区间；触发垃圾收集程序的背景操作，用于将所述子区关联的全部或一部分逻辑区块地址区间的用户数据迁移到闪存装置中的连续物理地址；以及依据迁移结果更新相应于所述子区的多个项目的内容。

本发明还涉及一种计算机可读取存储介质，用于存储能够被闪存控制器的处理单元执行的计算机程序，并且当计算机程序被闪存控制器的处理单元执行时实现如上所述的管理数据存储的方法。

本发明还涉及一种管理数据存储的装置，包含：闪存接口和处理单元。处理单元用于获取即将启动的子区的信息，其中所述子区关联于一段逻辑区块地址区间；触发垃圾收集程序的背景操作，用于驱动所述闪存接口将所述子区关联的全部或一部分所述逻辑区块地址区间的用户数据迁移到闪存装置中的连续物理地址；以及依据迁移结果更新相应于所述子区的多个项目的内容。