[发明专利]一种芯片及该芯片接触孔自对准刻蚀方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种芯片及该芯片接触孔自对准刻蚀方法。其中，芯片包括：衬底层、硅化物阻挡层和介质层；衬底层上形成器件层；硅化物阻挡层覆盖在器件层上；硅化物阻挡层包括从器件层上依次层叠的第一阻挡层和第二阻挡层，第二阻挡层与第一阻挡层之间为高刻蚀选择比；侧墙结构和第一阻挡层之间为高刻蚀选择比；介质层形成于硅化物阻挡层上。方法包括：提供上述芯片；定义出接触孔图案；进行第一次刻蚀，刻蚀去除接触孔图案位置处的介质层和第二阻挡层；使得第一次刻蚀的停止面位于第一阻挡层中；根据接触孔图案，进行第二次刻蚀，刻蚀去除接触孔图案位置处的第一阻挡层。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种能够进行接触孔自对准刻蚀的芯片和该芯片接触孔自对准刻蚀方法。

背景技术

在半导体器件的后段(Back End Of Line，BEOL)工艺中，需要在预先形成的半导体器件层上制作金属互连层，金属互连层与半导体器件层之间通过介质层提供绝缘作用，介质层上设有能够使得器件层有源区与所述金属互连层电性导通的接触孔。为了降低器件层与金属互连层之间的阻抗，防止生成金属硅化物，在介质层和半导体器件层之间形成硅化物阻挡层。

随着半导体产业的不断发展，晶圆上的器件密度不断提高，从而晶圆表面能放置的器件不断增多。但是，随之带来的是可用连线空间不断减小。

例如，对于先进制程工艺形成的CIS(CMOS Image Sensor，CMOS图像传感器)来说，其可以通过减小源区或漏区的面积，以保证其性能。但是，源区或漏区所处空间会被器件的栅极结构侧墙工艺所限定，从而会对源区或漏区的接触孔刻蚀工艺要求更高，即所刻蚀形成的接触孔需要准确对准源区或漏区，一旦接触孔的套刻精度有所偏移，则会刻穿侧墙，使得产品性能不达标。

相关技术中，通过提高套刻精度，能够解决因套刻偏移刻而穿侧墙的问题，但是，套刻精度的提高对设备和操作工艺的要求较高，从而会增加器件制作成本。

发明内容

本申请提供了一种芯片及该芯片接触孔自对准刻蚀方法，可以解决相关技术中提高接触孔套刻精度难度较大，成本较高的问题。

作为本申请的第一方面，其提供了一种能够进行接触孔自对准刻蚀的芯片，所述能够进行接触孔自对准刻蚀的芯片包括：衬底层、硅化物阻挡层和介质层；

所述衬底层上形成器件层；所述器件层中包括多个器件，每个器件包括栅极结构，和位于所述栅极结构两侧的源漏区；靠近所述源漏区的所述栅极结构侧边上，形成侧墙结构；

所述硅化物阻挡层覆盖在所述器件层上；所述硅化物阻挡层包括从所述器件层上依次层叠的第一阻挡层和第二阻挡层，所述第二阻挡层与所述第一阻挡层之间为高刻蚀选择比；所述侧墙结构和所述第一阻挡层之间为高刻蚀选择比；

所述介质层形成于所述硅化物阻挡层上。

可选的，所述第一阻挡层的材质成分包括富硅二氧化硅。

可选的，所述第二阻挡层的材质成分包括氮化硅。

可选的，所述介质层包括从所述硅化物阻挡层上依次层叠的刻蚀停止层和绝缘层。

可选的，所述第二阻挡层与所述第一阻挡层之间的刻蚀选择比大于8:1。

作为本申请的第二方面，其提供了一种芯片接触孔自对准刻蚀方法，所述接触孔自对准刻蚀方法至少包括以下步骤：

提供如本申请第一方面所述的能够进行接触孔自对准刻蚀的芯片；

通过光刻工艺，在所述芯片上定义出接触孔图案；

根据所述接触孔图案，进行第一次刻蚀，刻蚀去除所述接触孔图案位置处的介质层和第二阻挡层；所述第二阻挡层与所述第一阻挡层之间的高刻蚀选择比，使得第一次刻蚀的停止面位于所述第一阻挡层中；