[发明专利]神经网络电路的校正方法以及设计方法

说明书

一种用于神经网络电路的校正方法以及一种神经网络电路的设计方法。神经网络电路包括计算电路以及与计算电路连接的非线性函数电路，校正方法包括：获取表征计算电路的非理想输出与理想输出之间关系的校正系数；以及通过改变神经网络电路的电路参数，将校正系数加入非线性函数电路中。该校正方法可以提高神经网络电路的网络识别率。

技术领域

本公开的实施例涉及一种用于神经网络电路的校正方法以及一种神经网络电路的设计方法。

背景技术

近年来，采用硬件电路来实现神经网络的技术日益成熟，尤其是采用忆阻器阵列为核心的硬件电路。在该硬件电路中，将网络输入映射为忆阻器阵列的输入电压，将神经元权重映射为忆阻器阵列的中的忆阻器的电阻值(或电导值)，将输出映射为忆阻器阵列的输出电流。该技术的优势是可以实现数据存储与计算的一体化，可以解决传统计算架构中由于数据传输带宽造成的计算速度下降等问题。

发明内容

本公开至少一实施例提供一种用于神经网络电路的校正方法，所述神经网络电路包括计算电路以及与所述计算电路连接的非线性函数电路，所述校正方法包括：获取表征所述计算电路的非理想输出与理想输出之间关系的校正系数；以及通过改变所述神经网络电路的电路参数，将所述校正系数加入所述非线性函数电路中。

例如，在本公开至少一实施例提供的校正方法中，所述计算电路包括由多行多列忆阻器构成的忆阻器阵列；获取表征所述计算电路的非理想输出与理想输出之间关系的校正系数包括：获取所述忆阻器阵列的非理想输出和理想输出；以及根据所述忆阻器阵列的非理想输出和理想输出获得所述校正系数。

例如，在本公开至少一实施例提供的校正方法中，获取表征所述计算电路的非理想输出与理想输出之间关系的校正系数还包括：获取构成所述忆阻器阵列的忆阻器的电流电压特性曲线；获取所述忆阻器阵列的非理想输出包括：根据所述忆阻器的电流电压特性曲线，获取所述忆阻器阵列的非理想输出电流向量。

例如，在本公开至少一实施例提供的校正方法中，获取构成所述忆阻器阵列的所述忆阻器的电流电压特性曲线包括：对所述忆阻器阵列中的至少一个所述忆阻器进行测试获得所述忆阻器的电流电压特性曲线。

例如，在本公开至少一实施例提供的校正方法中，获取构成所述忆阻器阵列的所述忆阻器的电流电压特性曲线包括：对对照忆阻器进行测试获得所述忆阻器的电流电压特性曲线，所述对照忆阻器与所述忆阻器阵列中的所述忆阻器采用相同材料、相同制备工艺制备得到。

例如，在本公开至少一实施例提供的校正方法中，根据所述忆阻器的电流电压特性曲线，获取所述忆阻器阵列的非理想输出电流向量，包括：根据预设的用于所述忆阻器阵列的输入电压向量、所述忆阻器阵列对应的权重矩阵以及所述忆阻器的电流电压特性曲线，对所述忆阻器阵列的输出电流进行仿真以获得所述非理想输出电流向量。

例如，在本公开至少一实施例提供的校正方法中，获取所述忆阻器阵列的非理想输出包括：对所述忆阻器阵列进行写入操作使得所述忆阻器阵列对应权重矩阵；向所述忆阻器阵列输入预设的输入电压向量；以及测量所述忆阻器阵列的输出电流以获得非理想输出电流向量。

例如，在本公开至少一实施例提供的校正方法中，获取所述忆阻器阵列的理想输出包括：根据预设的用于所述忆阻器阵列的输入电压向量以及所述忆阻器阵列对应的权重矩阵，对所述忆阻器阵列的输出电流进行计算以获得理想输出电流向量。

例如，在本公开至少一实施例提供的校正方法中，根据所述忆阻器阵列的非理想输出和理想输出获得所述校正系数包括：获得多个表示所述忆阻器阵列的非理想输出和理想输出的拟合点，其中，每个所述拟合点对应所述忆阻器阵列的一行或一列，所述拟合点的第一坐标对应所述理想输出，所述拟合点的第二坐标对应所述非理想输出；以及对多个所述拟合点进行拟合获得一条拟合直线，则所述校正系数为所述拟合直线的斜率。