[发明专利]应用于复数域滤波器的高GWB高输出摆幅运放

说明书

本发明提供了一种应用于复数域滤波器的高GWB高输出摆幅运放，包括：主运算放大器，所述主运算放大器的第一端与Inp端电连接，所述主运算放大器的第二端与Inn端电连接，所述主运算放大器的第三端与OUTp端电连接，所述主运算放大器的第四端与OUTn端电连接，负载电容的第一端与所述主运算放大器的第三端电连接，所述负载电容的第二端与所述主运算放大器的第四端电连接。本发明所提供的应用于复数域滤波器的高GWB高输出摆幅运放，能够提供较大的GBW，输出阻抗低，输出摆幅大，功耗低，具备一定的驱动能力，能够用于对GBW和输出摆幅要求高的应用。

技术领域

本发明涉及集成电路技术领域，特别涉及一种应用于复数域滤波器的高GWB高输出摆幅运放。

背景技术

运算放大器是许多模拟系统和混合信号系统中的一个完整部分，大量的具有突通复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。伴随着每一代CMOS工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题，多数运放都被设计成通用的模块，适用于各种不同应用的要求。设计者企图制造一种理想运放，例如，具有非常高的电压增益，非常高的输入阻抗以及非常低的输出阻抗，但是却以牺牲其它性能为代价，例如速度、输出摆幅和功耗等。现有的运放设计认识到各参数间的折衷关系，这种折衷最终要求在整体设计中进行多方面的综合考虑，因而我们必须知道满足每一个参数的适当的数值。例如，如果对速度要求高，而对增益误差要求不高，则电路的结构选择应偏向前者，可能会牺牲后者。

发明内容

本发明提供了一种应用于复数域滤波器的高GWB高输出摆幅运放，其目的是为了传统的运放输出阻抗高且输出摆幅会受到限制的问题。

为了达到上述目的，本发明的实施例提供了一种应用于复数域滤波器的高GWB高输出摆幅运放，包括：

主运算放大器，所述主运算放大器的第一端与Inp端电连接，所述主运算放大器的第二端与Inn端电连接，所述主运算放大器的第三端与OUTp端电连接，所述主运算放大器的第四端与OUTn端电连接，负载电容的第一端与所述主运算放大器的第三端电连接，所述负载电容的第二端与所述主运算放大器的第四端电连接；

比较放大电路，所述比较放大电路的第一端与所述主运算放大器的第五端电连接；

共模电平检测电路，所述共模电平检测电路的第一端与所述主运算放大器的第三端电连接，所述共模电平检测电路的第二端与所述主运算放大器的第四端电连接，所述共模电平检测电路的第三端与所述比较放大电路的第二端电连接；

使能电路，所述使能电路的第一端输入EN信号，所述使能电路的第二端输入ENb信号，所述使能电路的第三端输入参考电压Vref，所述使能电路的第三端与所述比较放大电路的第三端电连接；

电流镜电路，所述电流镜电路的第一端与所述主运算放大器的第六端电连接，所述电流镜电路的第二端与所述比较放大电路的第四端电连接，所述电流镜电路的第三端与所述比较放大电路的第五端电连接，所述电流镜电路的第四端与所述使能电路的第四端电连接，所述电流镜电路的第五端与所述使能电路的第五端电连接，所述电流镜电路的第六端与所述使能电路的第六端电连接。

其中，所述主运算放大器包括：

第一PMOS管，所述第一PMOS管的栅极端与Inp端电连接；

第二PMOS管，所述第二PMOS管的源极端与所述第一PMOS管的源极端电连接，所述第二PMOS管的栅极端与Inn端电连接；

第三PMOS管，所述第三PMOS管的漏极端与所述第一PMOS管的源极端电连接；

第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接；