[发明专利]后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法

说明书

本发明公开了一种后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法，包括步骤：步骤一、形成多个伪栅极结构；步骤二、沉积旋涂碳层将伪栅极结构之间的间隔区完全填充并延伸到各伪栅极结构的表面上方；步骤三、进行无光罩定义的第一次回刻对旋涂碳层进行刻蚀；步骤四、以旋涂碳层为掩膜进行第二次回刻对硬质掩膜层进行刻蚀以及同时对硬质掩膜层两侧的侧墙进行同步刻蚀；步骤五、去除旋涂碳层。本发明能降低工艺复杂性和控制难度，能提高工艺窗口，能节省光罩以及能减少对器件的损伤。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法。

背景技术

在半导体集成电路制造中，随着工艺节点的不断缩小，通常需要采用由高介电常数层(HK)和金属栅(MG)叠加而成的栅极结构，这种栅极结构简称为HKMG。现有一种形成HKMG的工艺方法为后栅工艺(gate last)。在后栅工艺中，需要采用具有多晶硅伪栅的伪栅极结构，利用伪栅极结构作为自对准条件形成侧墙、源区和漏区。最后，多晶硅伪栅需要被去除，之后再在多晶硅伪栅的去除区域形成金属栅。而多晶硅伪栅通常会采用硬质掩膜层进行定义，故在去除多晶硅伪栅之前需要先去除硬质掩膜层。而多晶硅伪栅的去除工艺通常是放置在接触刻蚀停止层(CESL)和层间膜通常为第零层层间膜形成之后进行，这时，需要在进行层间膜的化学机械研磨工艺(CMP)时能将多晶硅伪栅顶部的接触刻蚀停止层都去除，只有在多晶硅伪栅顶部的接触刻蚀停止层都去除的条件下，才能将多晶硅伪栅完全去除。但是现有后栅工艺如28HK的后栅工艺中，往往在刻蚀硬质掩膜层之后会形成较大牛角，使得层间膜的化学机械研磨工艺中无法将多晶硅伪栅顶部的接触刻蚀停止层完全去除，从而会产生多晶硅残留，最后使器件性能出现问题。其中28HK表示28nm的工艺节点的具有HKMG的栅极结构的半导体器件的形成工艺。现有方法中，通常采用光刻胶回刻(PREB)工艺来去除多晶硅栅顶部的硬质掩膜层，说明如下：

如图1A至图1D所示，是现有后栅工艺中多晶硅伪栅104顶部的硬质掩膜层105的回刻方法即PREB工艺方法各步骤中的器件结构图；现有后栅工艺中多晶硅伪栅104顶部的硬质掩膜层105的回刻方法包括如下步骤：

步骤一、如图1A所示，在半导体衬底101上形成多个由栅介质层103、多晶硅伪栅104和硬质掩膜层105叠加而成的伪栅极结构。

在所述伪栅极结构的侧面形成侧墙106，所述侧墙106的顶部表面高于所述多晶硅伪栅104的顶部表面且低于等于所述硬质掩膜层105的顶部表面。

所述伪栅极结构的所述侧墙106之间具有间隔区；同一所述半导体衬底101上的所述伪栅极结构的宽度包括多个，所述间隔区的宽度包括多个。

通常，所述半导体衬底101为硅衬底。

所述硬质掩膜层105由第一氮化层105a和第二氧化层105b叠加而成。

所述侧墙106为由氧化层和氮化层叠加而成的双层侧墙。也能为：所述侧墙106也能为其他由氧化层或氮化层材料组成的结构，如单层氧化层侧墙，单层氮化层侧墙，或多层氧化层和氮化层的叠加形成的侧墙。

所述栅介质层103包括高介电常数层。在所述高介电常数层的底部还形成有界面层。在所述高介电常数层的顶部还形成有阻障层。所述高介电常数层的材料通常采用HfO2，界面层通常采用SiO2。

通常，在形成所述伪栅极结构之前还包括在所述半导体衬底101中形成有场氧化层102的步骤，由所述场氧化层102隔离出有源区。

所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。

半导体器件包括核心器件和输入输出器件，所述核心器件形成于所述核心区域中；所述输入输出器件形成于所述输入输出区域中。

所述输入输出器件的所述伪栅极结构的宽度大于所述核心器件的所述伪栅极结构的宽度。