[发明专利]SM3密码杂凑算法消息扩展串行优化系统与方法

权利要求书

1.SM3密码杂凑算法消息扩展串行优化系统，其特征在于：包括固定存储区域、第一专用寄存器、第二专用寄存器及运算单元；所述的第一专用寄存器、第二专用寄存器可对固定存储区域进行读写操作，运算单元对第一专用寄存器、第二专用寄存器的数值进行运算处理；所述的固定存储区域分为两部分，第一部分包含16个存储单元，地址编号为0-15，用来对初始消息分组B划分出来的16个字W₀至W₁₅以及后续64轮运算中产生的W₁₆至W₆₇、W’₀至W’₆₃中间值进行存储；第二部分包含2个存储单元，地址编号为16和17，用来存储后续压缩函数步骤中TT1和TT2所分别用到的W'_j和W_j，即运算结果；

计算W_j的具体过程为：

(1)从地址为rd_addr(W_j-16)、rd_addr(W_j-9)的存储单元中分别读取W_j-16、W_j-9的值到Reg1和Reg2，计算结果写回到TT2地址的存储单元中；

(2)从地址为rd_addr(W_j-3)读取W_j-3的值到Reg1并进行循环移位操作后，与TT2地址的值进行异或操作，得到的结果写回TT2地址的存储单元中；

(3)将TT2地址的存储单元中的数据按串行方式逐步进行操作,得到结果写回TT2地址的存储单元中；

(4)从地址为rd_addr(W_j-13)、rd_addr(W_j-6)的存储单元分别读取W_j-13、W_j-6的值到Reg1和Reg2,运算结果与TT2地址数据进行异或，得到结果即为W_j并写回TT2地址的存储单元中。

2.根据权利要求1所述的SM3密码杂凑算法消息扩展串行优化系统，其特征在于：所述的固定存储区域包含18个存储单元。

3.根据权利要求1所述的SM3密码杂凑算法消息扩展串行优化系统，其特征在于：所述的运算单元用于实现异或运算及循环左移运算。

4.根据权利要求1所述的SM3密码杂凑算法消息扩展串行优化系统进行优化的方法，其特征在于，包括如下步骤：

步骤一、将消息分组B划分的16个字W₀至W₁₅按照地址顺序写入固定存储区域地址编号为0-15的16个存储单元；

步骤二、在64轮压缩函数的循环中，分为两路进行计算，一路为W'_j的计算，从W'₀开始，另一路为W_j的计算，从W₁₆开始；根据SM3密码杂凑算法协议，，j＝0,1,…,63，，j＝16,17,…,67；

将计算得到的W'_j写回TT1地址的固定存储单元；将计算得到的W_j写回TT2地址的固定存储单元。

5.根据权利要求4所述的SM3密码杂凑算法消息扩展串行优化系统进行优化的方法，其特征在于，所述步骤二中计算W'_j的具体过程为：从地址为rd_addr1'存储单元中读取W_j到第一专用寄存器Reg1,从地址为rd_addr'2存储单元中读取W_j+4到第二专用寄存器Reg2,然后由Reg1和Reg2进行相异或操作，得到的结果W'_j写回TT1地址的固定存储单元。

6.根据权利要求4所述的SM3密码杂凑算法消息扩展串行优化系统进行优化的方法，其特征在于，所述64轮压缩函数循环中，将循环分为四个阶段进行计算：

(1)一阶段为j＝0-15，计算W’₀-W’₁₅，每个计算结果保存在固定存储区域的TT1地址单元中；计算W₁₆-W₃₁，每个计算结果保存在固定存储区域的0_00-0_0F地址单元中；

(2)二阶段为j＝16-31，计算W’₁₆-W’₃₁，每个计算结果保存在固定存储区域的TT1地址单元中；计算W₃₂-W₄₇，每个计算结果保存在固定存储区域的0_00-0_0F地址单元中；

(3)三阶段为j＝32-47，计算W’₃₂-W’₄₇，每个计算结果保存在固定存储区域的TT1地址单元中；计算W48-W63，每个计算结果保存在固定存储区域的0_00-0_0F地址单元中；

(4)四阶段为j＝48-63，计算W’₄₈-W’₆₃，每个计算结果保存在固定存储区域的TT1地址单元中；计算W₆₄-W₆₇，每个计算结果保存在固定存储区域的0_00-0_03地址单元中。