[发明专利]一种量子加法运算方法、装置、电子装置及存储介质

说明书

本发明属于量子计算领域，特别是一种量子加法运算方法、装置、电子装置及存储介质，该方法用于进行量子线路中的基本算术运算操作，获取加法指令以及待运算的两目标数据，并将所述两目标数据转换为两个目标量子态；根据所述目标量子态中的各量子比特的位数，确定待级联的前级联模块MAJ模块以及待级联的后级联模块UMA模块的目标模块个数；根据所述加法指令，将所述目标模块个数的MAJ模块以及UMA模块进行级联，生成加法器对应的目标量子线路；通过所述目标量子线路对所述两个目标量子态的各量子比特进行加法运算，生成并输出目标量子态结果，从而实现可以用于量子线路中的基本算术运算操作，填补了相关技术的空白。

技术领域

本发明属于量子计算领域，特别是一种量子加法运算方法、装置、电子装置及存储介质。

背景技术

量子计算机利用量子的叠加性，理论上在某些情形下有指数级加速的能力。譬如破解RSA密钥在经典计算机上需要数百年，而在量子计算机上执行量子算法只需数小时。但是目前量子计算机的受限于量子芯片硬件的发展导致的可操控的比特数有限，因此计算能力有限，并不能普遍地去运行量子算法。普遍地运行量子算法通常需要借助量子加法运算方法。

在量子算法的实现过程中，通常需要借助各种量子逻辑门构建量子算法，但是，仅依靠各种量子逻辑门构建量子算法时，并没有对应经典运算例如加、减、乘、除的基本算术运算操作的量子逻辑门。因此，急需提供一种能够实现量子线路中的基本算术运算操作的技术，以填补相关技术空白。

发明内容

本发明的目的是提供一种量子加法运算方法、装置、电子装置及存储介质，以解决现有技术中的不足，它能够填补相关技术空白，用于量子线路中实现基本算术运算操作。

本发明采用的技术方案如下：

一种量子加法运算方法，所述方法包括：

获取加法指令以及待运算的两目标数据，并将所述两目标数据转换为两个目标量子态；

根据所述目标量子态中的各量子比特的位数，确定待级联的前级联模块MAJ模块以及待级联的后级联模块UMA模块的目标模块个数，其中，所述MAJ模块的模块个数与所述UMA模块的模块个数相同；

根据所述加法指令，将所述目标模块个数的MAJ模块以及UMA模块进行级联，生成加法器对应的目标量子线路；

通过所述目标量子线路对所述两个目标量子态的各量子比特进行加法运算，生成并输出目标量子态结果。

如上所述的，其中，优选的是，所述MAJ模块为MAJ量子线路，所述UMA模块为UMA量子线路，所述MAJ量子线路和所述UMA量子线路均包括两个CNOT量子逻辑门和一个TOFFOLI量子逻辑门，

所述根据所述加法指令，将所述目标模块个数的MAJ模块以及UMA模块进行级联，生成加法器对应的目标量子线路的步骤之前，还包括：

获取所述两个CNOT量子逻辑门和一个TOFFOLI量子逻辑门对应的操作量子比特、操作量子比特之间的控制关系以及所述两个CNOT量子逻辑门和一个TOFFOLI量子逻辑门之间的时序关系；

根据所述操作量子比特、所述控制关系以及所述时序关系，将所述两个CNOT量子逻辑门和一个TOFFOLI量子逻辑门构建生成所述MAJ量子线路或所述UMA量子线路，作为对应的MAJ模块或UMA模块。

如上所述的，其中，优选的是，至少一个MAJ模块级联组成MAJ级联模块，至少一个UMA模块级联组成UMA级联模块，所述MAJ级联模块以及所述UMA级联模块均包括三个输入项以及三个输出项，

所述根据所述加法指令，将所述目标模块个数的MAJ模块以及UMA模块进行级联，生成所述加法器对应的目标量子线路的步骤具体包括：