[发明专利]一种端面耦合器及其封装方法、应用

说明书

本发明涉及一种端面耦合器及其封装方法、应用。一种端面耦合器的封装方法，包括：在SOI片上形成端面耦合器；在端面耦合器设有沟槽开口的表面等离子体增强化学气相沉积氧化硅；进行后续封装工序。本发明利用PECVD的低台阶覆盖率特点对端面耦合器的沟槽开口封口，解决了后续封装材料填充堵塞沟槽导致器件失效的问题。

技术领域

本发明涉及光子设备领域，特别涉及一种端面耦合器及其封装方法、应用。

背景技术

硅光子技术以硅作为光学介质，利用CMOS(互补金属氧化物半导体，英文全称ComplementaryMetal Oxide Semiconductor)工艺进行光学器件的开发和集成，有望实现低成本、高速的光通信，拥有广阔的市场应用前景。抑制硅光子芯片广泛应用的关键问题之一的是光纤与硅光子芯片的耦合。与光纤的耦合问题是任何一个硅光子芯片或产品必须解决的问题。硅波导耦合器主要包括两种，即光栅耦合器和端面耦合器。光栅耦合器的优点是对准容差大、便于封装，并且可进行片上测试等，但其耦合效率不高，工作带宽窄。端面耦合器(Edge Coupler)一般采用楔形结构，其优点是耦合效率高、工作带宽大。

目前端面耦合器的生产工艺包括分为前道工艺线和后道封装线，前道工艺线主要指CMOS(互补式金属氧化物半导体)的生产线。由于后道封装线通常会用到金、铜等重金属，完成后道封装线的圆片通常不能回到前道线继续工艺。在后道封装存在的问题是：前道制作完的端面耦合器直接送去封装线，端面耦合器区域的硅槽裸露，封装时会导致封装材料(例如金属或者氮氧化硅等低折射率材料)填充进耦合器，导致耦合器失效。

为此，特提出本发明。

发明内容

本发明的主要目的在于提供一种端面耦合器的封装方法，该方法利用PECVD的低台阶覆盖率特点对端面耦合器的沟槽开口封口，解决了后续封装材料填充堵塞沟槽导致器件失效的问题。

为了实现以上目的，本发明提供了以下技术方案。

一种端面耦合器的封装方法，包括：

在SOI片上形成端面耦合器；

在端面耦合器设有沟槽开口的表面等离子体增强化学气相沉积氧化硅；

进行后续封装工序。

与现有技术相比，本发明在常规的封装工序之前增加了一道工序——等离子体增强化学气相沉积(PECVD)氧化硅，增加的该工序能对端面耦合器的沟槽开口适当(而不是过度填充)封口，从而避免后续封装材料填充堵塞沟槽导致器件失效的问题。这是因为PECVD相比LPCVD、ALD等其他沉积工艺具有更低的台阶覆盖率，即沉积膜的一致性较差，从而使得沉积的氧化硅膜在沟槽开口处的膜更薄(相比端面耦合器顶层表面)，这样可以充分保留沟槽内的空腔，将封口对沟槽的不利影响最小化。然而在本领域其他器件的制作中，沉积膜(例如绝缘膜、电极、介电膜等)往往要求较高的台阶覆盖率。可见，本发明将PECVD的缺点应用在端面耦合器的封装上，反而转化为优点，巧妙解决了封装和集成无法兼顾的问题。

上述方法得到的端面耦合器可用于固体开关、逻辑电路、脉冲放大电路等光子器件中。

与现有技术相比，本发明达到了以下技术效果：

(1)避免了封装材料(例如金属或者氮氧化硅等低折射率材料)填充堵塞耦合器的沟槽，改善了器件性能。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明列举的端面耦合器的结构示意图；

图2为图1的结构封口的形貌图；

图3为端面耦合器封口前的电镜图；