[发明专利]半导体结构及其形成方法

说明书

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片的部分顶面和侧壁形成有金属栅极；SDB隔离结构，位于相邻的金属栅极所在的鳍片之间，用于隔离相邻的金属栅极所在的鳍片。本申请所述的半导体结构及其形成方法，以第一掩膜层作为掩膜刻蚀形成第一沟槽，在所述第一沟槽中形成SDB隔离结构，可以提高SDB隔离结构的位置精度，减少SDB隔离结构侧壁的残渣，从而提高SDB隔离结构的质量，提高器件可靠性。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增加。为了满足这些需求，半导体工业继续按比例缩小半导体器件的尺寸，鳍式场效应晶体管(FinFET)等三维结构的设计成为半导体领域关注的热点。

随着器件的不断小型化，为了制作尺寸更小、分布更密集的鳍片，隔离结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion break isolationstructures，SDB隔离结构)的制造技术，其一般分布在沿鳍片的长度方向上，通过去除鳍片的某些区域，在鳍片中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍片分隔成多个小鳍片，由此可以防止鳍片两相邻区域之间以及相邻的两个鳍片之间的漏电流，还可以避免鳍片中形成的源区和漏区之间的桥接(source-drainbridge)。因此，SDB隔离结构的制造工艺及其成形结构等的好坏会影响SDB隔离结构的隔离性能，甚至会对其周围的鳍片和栅极结构造成缺陷，进而影响FinFET器件的性能。

然而，目前的SDB隔离结构的制造技术仍然存在缺陷。因此，有必要提供更可靠、更有效的技术方案。

发明内容

本申请提供一种半导体结构及其形成方法，可以提高SDB隔离结构的位置精度，减少SDB隔离结构侧壁的残渣，从而提高SDB隔离结构的质量，提高器件可靠性。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片顶面和侧壁形成有伪栅极材料层；在所述伪栅极材料层顶面形成覆盖部分所述伪栅极材料层的第一掩膜层，所述第一掩膜层的第一部分对应所述半导体结构的伪栅极层，所述第一掩膜层的第二部分对应所述半导体结构的SDB隔离结构；刻蚀去除所述第一掩膜层的第二部分并继续刻蚀所述伪栅极材料层，在所述伪栅极材料层中形成第一沟槽；以所述第一掩膜层的第一部分为掩膜刻蚀所述伪栅极材料层至暴露所述鳍片表面，同时沿所述第一沟槽刻蚀至所述第一沟槽底部与所述鳍片底部共面，所述伪栅极材料层形成伪栅极层；在所述第一沟槽中填充介质材料形成SDB隔离结构。

在本申请的一些实施例中，刻蚀去除所述第一掩膜层的第二部分并继续刻蚀所述伪栅极材料层，在所述伪栅极材料层中形成第一沟槽的方法包括：在所述伪栅极材料层表面以及所述第一掩膜层侧壁和顶面形成第二掩膜层；在所述第二掩膜层表面形成包括开口的光阻层，所述开口暴露所述第一掩膜层的第二部分顶面的第二掩膜层；沿所述开口依次刻蚀所述第二掩膜层、所述第一掩膜层以及所述伪栅极材料层，在所述伪栅极材料层中形成所述第一沟槽；去除所述光阻层和第二掩膜层。

在本申请的一些实施例中，沿所述开口依次刻蚀所述第二掩膜层、所述第一掩膜层以及所述伪栅极材料层，在所述伪栅极材料层中形成所述第一沟槽的方法包括：沿所述开口刻蚀所述第二掩膜层形成第二开口，所述第二开口暴露所述第一掩膜层；沿所述第二开口刻蚀所述第一掩膜层至暴露所述伪栅极材料层；沿所述第二开口继续刻蚀所述伪栅极材料层，在所述伪栅极材料层中形成所述第一沟槽。

在本申请的一些实施例中，所述第一沟槽底部与所述伪栅极材料层顶面的高度差为5纳米至50纳米。