[发明专利]用于调试逻辑系统设计的方法、仿真器及存储介质

权利要求书

1.一种用于调试逻辑系统设计的方法，其中，所述逻辑系统设计包括待调试的目标模块，所述方法包括：

接收与所述逻辑系统设计关联的第一门级网表以及与所述目标模块关联的第二门级网表，其中所述第一门级网表和所述第二门级网表是基于所述逻辑系统设计的描述而生成的，其中所述第一门级网表包括逻辑系统设计网表和第一信号探测电路的网表，所述第二门级网表包括目标模块网表和第二信号探测电路的网表，所述第一信号探测电路用于探测所述目标模块的输入信号的运行时信息，所述第二信号探测电路用于探测所述目标模块的运行时信息；

运行所述第一门级网表以获得所述目标模块的输入信号的运行时信息；以及

基于所述目标模块的输入信号的运行时信息，运行所述第二门级网表以获得所述目标模块的运行时信息。

2.根据权利要求1所述的方法，其中，所述目标模块包括多个时序逻辑电路和多个组合逻辑电路，并且所述运行所述第二门级网表以获得所述目标模块的运行时信息进一步包括：

基于所述目标模块的输入信号的运行时信息，运行所述第二门级网表以获得所述目标模块的多个时序逻辑电路的输出信号的运行时信息；以及

至少根据所述目标模块的输入信号和所述目标模块的多个时序逻辑电路的输出信号的运行时信息，生成所述目标模块的运行时信息。

3.根据权利要求1或2所述的方法，其中，运行所述第一门级网表以获得所述目标模块的输入信号的运行时信息，进一步包括：

利用所述第一信号探测电路，在运行所述第一门级网表时探测所述目标模块的输入信号的运行时信息。

4.根据权利要求2所述的方法，其中，基于所述目标模块的输入信号的运行时信息，运行所述第二门级网表以获得所述目标模块的多个时序逻辑电路的输出信号的运行时信息，进一步包括：

利用所述第二信号探测电路，在运行所述第二门级网表时探测所述目标模块的多个时序逻辑电路的输出信号的运行时信息。

5.根据权利要求2或4所述的方法，其中，所述生成所述目标模块的运行时信息进一步包括：

根据所述目标模块的多个组合逻辑电路的激励信号的运行时信息， 基于所述目标模块的电路结构，生成所述目标模块的多个组合逻辑电路的输出信号的运行时信息，其中，所述激励信号至少包括所述目标模块的输入信号和所述目标模块的多个时序逻辑电路的输出信号。

6.根据权利要求5所述的方法，其中，根据所述逻辑系统设计的描述确定所述目标模块的电路结构。

7.根据权利要求5所述的方法，其中，所述目标模块还包括存储器，并且所述激励信号还进一步包括所述存储器的输出信号。

8.根据权利要求2或4所述的方法，其中，所述目标模块的多个时序逻辑电路包括触发器、寄存器、计数器、或顺序脉冲发生器的至少一种。

9.根据权利要求1所述的方法，其中，所述目标模块是根据用户请求来确定的。

10.一种用于调试逻辑系统设计的仿真器，其中，所述逻辑系统设计包括待调试的目标模块，所述仿真器包括：

接口单元，用于连接到主机；

存储器，用于存储一组指令；以及

至少一个处理器，配置为执行该组指令以进行如权利要求1至9任意一项所述的方法。

11.根据权利要求10所述的仿真器，其中，

所述仿真器被进一步配置为将所述目标模块的输入信号的运行时信息和所述目标模块的多个时序逻辑电路的输出信号的运行时信息发送到所述主机，以使得所述主机，根据所述目标模块的输入信号的运行时信息和所述目标模块的多个时序逻辑电路的输出信号的运行时信息，生成所述目标模块的运行时信息。

12.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储电子装置的一组指令，该组指令用于使所述电子装置执行权利要求1至9任一项所述的方法。