[发明专利]一种神经网络加速协处理器、处理系统及处理方法

权利要求书

1.一种神经网络加速协处理器，其特征在于，包括控制模块、地址产生模块、乘累加模块和输出饱和模块；

所述控制模块用于接收主处理器发送的扩展指令，根据扩展指令控制地址产生模块对输入和对应输出数据匹配地址，按照匹配地址从存储器中读取数据，控制乘累加模块对读取的数据进行卷积计算，控制输出饱和模块输出计算结果，并将输出结果按照匹配的输出数据地址存入存储器中；

所述地址产生模块用于为输入数据和对应输出数据匹配存储地址；

所述乘累加模块用于进行神经网络卷积运算；

所述输出饱和模块用于限定输出数据的范围，输出运算结果。

2.根据权利要求1所述的协处理器，其特征在于，所述扩展指令包括用于初始化卷积参数的配置指令和用于执行卷积运算的运算指令；

所述配置指令为单周期指令，用于配置输入、输出数据的地址、参数和卷积核的参数；

所述运算指令为可变的多周期指令，该指令执行周期数由一级指令中设定的卷积运算的参数决定。

3.根据权利要求2所述的协处理器，其特征在于，所述配置指令包括下述第一至第六指令；

第一指令用于设定输入、输出张量通道数；

第二指令用于设定输入、输出张量尺寸；

第三指令用于设定卷积核的尺寸和步长；

第四指令用于设定填充大小和滤波器权重数据起始地址；

第五指令用于设定输入、输出数据的起始地址；

第六指令用于设定偏移量和偏差数据起始地址。

4.根据权利要求1所述的协处理器，其特征在于，还包括控制模块将扩展指令进行解码，根据解码后的扩展指令读取操作数，并将读取的操作数写入寄存器中；所述操作数用于传输输入数据数据在存储器中的存放地址；根据操作数指向的存放地址，从存储器中读取输入数据。

5.一种神经网络加速处理系统，其特征在于，包括上述权利要求1-4中任意一项包括的协处理器，还包括主处理器和存储器；

所述存储器，用于存储数据；

所述主处理器，用于发送拓展指令；

所述协处理器，用于接收主处理器所发送的拓展指令，根据接收到的拓展指令，从存储器中读取输入数据，对输入数据进行神经网络计算，得到输出数据，将所述输出数据存入存储器。

6.一种神经网络加速处理方法，其特征在于，应用于上述权利要求5中所述的处理系统，包括以下步骤：

主处理器向协处理器发送扩展指令；

协处理器接收主处理器所发送的扩展指令，根据接收到的扩展指令，从存储器中读取输入数据，对读取的输入数据进行神经网络运算，得到输出数据，将所述输出数据写入存储器中；

主处理器从存储器中读取由协处理器存储的输出数据，完成神经网络算法处理。

7.根据权利要求6所述的加速处理方法，其特征在于：主处理器向协处理器发送扩展指令，控制协处理器进行初始化卷积参数的配置和卷积运算的执行；

在所述初始化卷积参数配置中包括单周期配置输入、输出数据的地址、参数和卷积核的参数；所述卷积运算的执行周期由一级指令中设定的卷积运算的参数决定。

8.根据权利要求7所述的加速处理方法，其特征在于：在对初始化卷积参数进行配置时，包括如下操作：

设定输入、输出张量通道数；

设定输入、输出张量尺寸；

设定卷积核的尺寸和步长；

设定填充大小和滤波器权重数据起始地址；

设定输入、输出数据的起始地址；

设定偏移量和偏差数据起始地址。

9.根据权利要求8所述的加速处理方法，其特征在于，还包括将每一条扩展指令按照如下编码格式进行编写：

a、指令的第一比特区间为Opcode编码段；

b、设定三个比特位，用于控制是否需要读源寄存器和写目标寄存器。

10.根据权利要求6所述的加速处理方法，其特征在于，在根据接收到的扩展指令，从存储器中读取输入数据时，还包括

所述协处理器将扩展指令进行解码，根据解码后的扩展指令读取操作数，并将读取的操作数写入寄存器中；所述操作数用于传输输入数据数据在存储器中的存放地址；根据操作数指向的存放地址，从存储器中读取输入数据。