[发明专利]一种数据平衡性时序的检测方法、系统及电子设备

权利要求书

1.一种数据平衡性时序的检测方法，其特征在于,所述方法包括以下步骤：

获取SDXC系统控制端各输入输出端口的传输延时；

根据所述各输入输出端口的传输延时，获取延时均值；

将各输入输出端口的传输延时与所述延时均值求差，获取各输入输出端口的延时差；

将所述延时差与标准延时误差比对，并反馈比对结果。

2.根据权利要求1所述的数据平衡性时序的检测方法，其特征在于,所述获取SDXC系统控制端各输入输出端口的传输延时的步骤包括：

在Primetime工具的静态时序分析环境中抓取需延时平衡的输入输出数据组；所述输入输出数据组对应输入输出端口；

对输入输出数据组分组抓取传输延时信息，分别获取各输入端口和输出端口的传输延时。

3.根据权利要求2所述的数据平衡性时序的检测方法，其特征在于,所述将各输入输出端口的传输延时与所述延时均值求差，获取各输入输出端口的延时差的步骤包括：

分别将各输入端口的传输延时和各输出端口的传输延时与延时均值求差，获取各输入端口的输入延时差和各输出端口的输出延时差。

4.根据权利要求3所述的数据平衡性时序的检测方法，其特征在于,所述将所述延时差与标准延时误差比对，并反馈比对结果的步骤包括：

分别将所述各输入端口的输入延时差和各输出端口的输出延时差与标准延时误差比对，并将标记出大于所述标准延时误差的各输入端口和输出端口。

5.根据权利要求1所述的数据平衡性时序的检测方法，其特征在于,所述反馈比对结果的步骤之后还包括：

当存在延时差大于标准延时误差时，发出将所述延时差大于标准延时误差所对应的输入端口或输出端口的时序路径至少缩短预定值的均衡提醒；所述预定值为所述延时差与所述标准延时误差的差值。

6.根据权利要求5所述的数据平衡性时序的检测方法，其特征在于,

接收用户根据所述均衡提醒所作出的调整操作，将所述延时差大于标准延时误差所对应的输入端口或输出端口的时序路径至少缩短预定值。

7.一种数据平衡性时序的检测系统，其特征在于，所述系统包括：

提取模块，用于获取SDXC系统控制端各输入输出端口的传输延时；

第一处理模块，用于根据所述各输入输出端口的传输延时，获取延时均值；

第二处理模块，用于将各输入输出端口的传输延时与所述延时均值求差，获取各输入输出端口的延时差；

比对模块，用于将所述延时差与标准延时误差比对，并反馈比对结果。

8.根据权利要求7所述的数据平衡性时序的检测系统，其特征在于，所述系统还包括：

提醒模块，用于当存在延时差大于标准延时误差时，发出将所述延时差大于标准延时误差所对应的输入端口或输出端口的时序路径至少缩短预定值的均衡提醒；所述预定值为所述延时差与所述标准延时误差的差值。

9.一种电子设备，其特征在于，包括至少一个处理器；

以及与所述至少一个处理器通信连接的存储器；

其中，所述存储器存储有可被所述至少一个处理器执行的指令程序，所述指令程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至6任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利 要求1至6中任一所述方法的步骤。