[发明专利]一阶无存储器动态元件匹配技术

权利要求书

1.一种电路，包括：

交叉开关矩阵，具有：输入，所述输入被配置为接收温度计编码信号；以及输出，所述输出被配置为输出数据加权平均信号，其中在所述交叉开关矩阵的所述输入和所述输出之间的切换由交叉选择信号控制；

数据寄存器，被配置为锁存所述输出数据加权平均信号，以及生成经锁存数据加权平均信号；以及

控制电路，被配置为接收所述经锁存数据加权平均信号，并且根据所述经锁存数据加权平均信号的位确定在所述经锁存数据加权平均信号内发生结束逻辑转换的位位置，以及生成所述交叉选择信号以控制在所述交叉开关矩阵的所述输入和所述输出之间的切换，以选择在所述输出数据加权平均信号内发生开始逻辑转换的位位置。

2.根据权利要求1所述的电路，其中所述经锁存数据加权平均信号包括多个位，并且其中所述控制电路包括组合逻辑电路，所述组合逻辑电路被配置为对所述经锁存数据加权平均信号的所述多个位进行逻辑组合，以检测发生所述结束逻辑转换的所述经锁存数据加权平均信号的所述位位置。

3.根据权利要求2所述的电路，其中所述组合逻辑电路包括多个AND门，每个AND门具有：第一输入，所述第一输入被耦合以接收所述经锁存数据加权平均信号的一个位；以及第二输入，所述第二输入被耦合以接收所述经锁存数据加权平均信号的另一位，其中所述一个位和所述另一位是在所述经锁存数据加权平均信号内的相邻位。

4.根据权利要求3所述的电路，其中所述多个AND门生成选择输入信号，所述选择输入信号指定发生所述开始逻辑转换的所述经锁存数据加权平均信号的所述位位置。

5.根据权利要求4所述的电路，其中由所述多个AND门所生成的所述选择输入信号被直接施加到所述交叉开关矩阵的选择输入。

6.根据权利要求2所述的电路，还包括量化电路，所述量化电路被配置为在时钟信号的上升边沿或下降边沿中的一个边沿处生成所述温度计编码信号，并且其中所述数据寄存器在所述时钟信号的所述上升边沿或所述下降边沿中的另一边沿处锁存所述输出数据加权平均信号。

7.根据权利要求6所述的电路，还包括时钟逻辑电路，包括：

检测电路，被配置为检测所述温度计编码信号的位的全逻辑1状态或全逻辑0状态；以及

逻辑电路，被配置为响应于通过所述检测电路对所述温度计编码信号的位的所述全逻辑1状态或所述全逻辑0状态的检测，强制所述选择输入信号的一个位的特定逻辑状态，强制的所述逻辑状态与通过所述组合逻辑电路所生成的所述选择输入信号的所述一个位的逻辑状态不同。

8.根据权利要求7所述的电路，其中所述逻辑电路包括触发器，所述触发器被配置为响应于所述时钟信号的所述上升边沿或所述下降边沿中的所述另一边沿，而存储由所述检测电路所输出的信号的值。

9.根据权利要求8所述的电路，其中所述逻辑电路还包括逻辑OR门，所述逻辑OR门被配置为对所述触发器的输出和由所述组合逻辑电路所生成的所述选择输入信号的所述一个位进行逻辑组合。

10.根据权利要求1所述的电路，其中所述温度计编码信号包括多个位，并且其中所述输出数据加权平均信号包括多个位，所述交叉开关矩阵操作，以按照具有由所述交叉选择信号所指定的桶形移位位置的顺序将所述温度计编码信号的所述位选择性地连接到所述输出数据加权平均信号的所述位。

11.根据权利要求10所述的电路，其中所述桶形移位位置将用于所述输出数据加权平均信号的所述开始逻辑转换的所述位位置定位为与所述经锁存数据加权平均信号的所述结束逻辑转换的所述位位置相邻。

12.根据权利要求1所述的电路，还包括：

数模转换器电路，具有由所述数据寄存器形成的输入寄存器，所述数模转换器电路被配置为将所述经锁存数据加权平均信号转换为第一模拟电压。