[发明专利]一种并行数据编码装置及方法

权利要求书

1.一种并行数据编码装置，其特征在于，包括：

数据控制模块，用于通过设立大包头首地址启动编码和输入若干中包的配置信息和中包头首地址；还用于根据单通道编码模块的通道ID向对应的单通道编码模块输入对应的中包数据；

通道分配模块，用于接收若干中包配置信息，并为每个中包分配一个单通道编码模块，同时将每个中包对应的单通道编码模块的通道ID反馈至数据控制模块；

单通道编码模块，用于接收中包配置信息、中包头首地址以及对应的中包数据，并按照编码规则将中包配置信息和中包数据编码转换成64bit数据、将中包头首地址转换成存放地址；若干单通道编码模块同步运行；

数据处理模块，用于获取若干单通道编码模块中的64bit数据和存放地址，并将64bit数据存储在对应的存放地址中，同时根据编码规则将64bit数据的数据信息和存放地址编码成大包头并存放在大包头首地址中；

所述大包包括大包头、偏移值和若干个中包，所述大包头包括中包个数、中包总字节数、标记2、标志3和标志4；所述中包包括中包头和若干个小包，所述中包头包括小包个数、小包总字节数、Type、ID和标志5，其中所述中包头中的Type和ID为中包配置信息；所述小包包括小包头和若干个小包数据；所述小包头包括小包长度。

2.根据权利要求1所述的并行数据编码装置，其特征在于，所述单通道编码模块包括：

编码模块，用于接收中包配置信息、中包首地址以及中包数据，按照编码规则编码成中包并存储在数据收发模块中，同时输出存储地址区间；

地址选择模块，用于存储地址区间，并在存储空间充足时向数据收发模块输出存储地址区间；

数据收发模块，用于存储中包和地址区间信息，还用于在收到存储地址区间时，根据存储地址区间取出对应的地址数据，并将地址数据与存储地址区间发送至数据转换模块；

数据转换模块，用于将地址数据转换成64bit数据，将中包头首地址和存储地址区间转换成存放地址。

3.根据权利要求2所述的并行数据编码装置，其特征在于，

每个所述小包数据均包括空数据标识、中包末尾标识或小包末尾标识中的一种或几种，所述空数据标识、中包末尾标识和小包末尾标识用于指示数据位置。

4.根据权利要求3所述的并行数据编码装置，其特征在于，

包括64位随机存取存储器，所述64位随机存取存储器用于根据存放地址存放64bit数据，根据大包头首地址存放大包头；

单通道编码模块还包括8位随机存取存储器和FIFO存储器，所述8位随机存取存储器用于存储中包，所述FIFO存储器用于存储地址区间、存放地址和64bit数据。

5.根据权利要求4所述的并行数据编码装置，其特征在于，

所述数据控制模块还用于判断多个所述FIFO存储器中是否有存放地址和64bit数据；若有，则指令所述数据处理模块取出并根据存放地址将64bit数据存放至64位随机存取存储器中；若无，则指令所述数据处理模块编码大包头。

6.根据权利要求5所述的并行数据编码装置，其特征在于，所述单通道编码模块的数量为八个，每个所述单通道编码模块均具有单独的通道ID，八个所述单通道编码模块的通道ID依次为0-7。