[发明专利]一种真随机数发生电路及其真随机数发生芯片

说明书

本发明公开了一种真随机数发生电路及其真随机数发生芯片。所述真随机数发生电路包括两个真随机数发生子电路、一个异或器。每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路。初步生成电路根据共模电压输出电压形成初步的两个真随机数序列，通过筛选形成处理后的一个真随机数序列。两队真随机数序列异或形成目标真随机数序列。本发明通过采用设计低功耗的共模电压输出电路，实现整个真随机数发生电路的低能耗，还通过真随机数序列筛选电路丢弃初步的两个真随机数序列中的无效数据，保证序列的随机性，并且通过异或器消除两个真随机数序列的交叉相关性来提高目标真随机数序列的随机性。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种真随机数发生电路及采用所述真随机数发生电路的真随机数发生芯片。

背景技术

真随机数又称作为数字物理噪声源，它是一切密码技术的安全泉源，可以认为它是一种无限长的比特流。利用集成电路获取真随机数是当前真随机数最主要的获取方式之一，能够产生真随机数输出的器件被称为真随机数发生器。目前现有的真随机数发生器的消耗功率较大，而且随机性比较低。

发明内容

为了解决现有真随机数发生电路的高功耗以及随性性不够强大的技术问题，本发明提供一种真随机数发生电路及采用所述真随机数发生电路的真随机数发生芯片。

本发明采用以下技术方案实现：

一种真随机数发生电路，其包括两个真随机数发生子电路、一个异或器；每个真随机数发生子电路包括依次连接的共模电压输出电路、真随机数序列初步生成电路、真随机数序列筛选电路；所述共模电压输出电路用于通过一对输入电压V+、V-输出一对共模电压输出电压；所述真随机数序列初步生成电路根据所述共模电压输出电压形成初步的两个真随机数序列，所述真随机数序列筛选电路对所述初步的两个真随机数序列进行筛选处理形成一个处理后的真随机数序列；所述异或器对两个真随机发生子电路的处理后的真随机数序列进行异或形成目标真随机数序列。

作为上述方案的进一步改进，所述共模电压输出电路包括六个场效应管M1～M6、四个尾电流源I1～I4、两个电容C1～C2、两个相等阻值的电阻R1～R2、一个电压源VDD；

其中，场效应管M1、M2的栅极均连接一个输入电压V+，场效应管M3、M4的栅极均连接输入电压V-；场效应管M1、M2的源极连接在一起后一方面经由电阻R1连接电压源VDD，另一方面还连接场效应管M6的栅极，场效应管M3、M4的源极连接在一起后一方面经由电阻R2连接电压源VDD，另一方面还连接场效应管M5的栅极；场效应管M1、M4的漏极连接在一起后经由尾电流源I2接地，场效应管M2、M3的漏极连接在一起后经由尾电流源I1接地；场效应管M5、M6的源极均连接电压源VDD，场效应管M5漏极经由尾电流源I3接地，另一方面还连接电容C2的一端，场效应管M6漏极一方面经由尾电流源I4接地，另一方面还连接电容C1的一端。

进一步地，所述真随机数序列初步生成电路包括两个比较器J1～J2；比较器J1的正输入端、比较器J2的负输入端连接电容C1的另一端，比较器J1的负输入端、比较器J2的正输入端连接电容C2的另一端。

优选地，所述真随机数序列筛选电路包括三个D触发器D1～D3、一个时钟处理电路T1；D触发器D1的输入端连接比较器J1的输出端，D触发器D2的输入端连接比较器J2的输出端，D触发器D1、D2的输出端分别连接时钟处理电路T1的两个输入端；D触发器D1、D2的时钟信号输入端以及时钟处理电路T1的时钟信号输入端均连接一个外部时钟信号，时钟处理电路T1的输出端连接触发器D3的时钟信号输入端，D触发器D1的输出端还连接触发器D3的输入端；

其中，两个接触发器D3的输入端通过异或器进行异或，形成所述目标真随机数序列。