[发明专利]更新寄存器的方法

说明书

更新寄存器的方法，包括提供比特映射寄存器；提供目标寄存器；建立比特映射寄存器中的每个比特位与目标寄存器中对应的目标内容块之间的映射；提供寄存器更新指令，寄存器更新指令包括：指定位置的一个或多个标志比特，其中每个标志比特对应于比特映射寄存器中的一个比特位，指示对应于该比特位的目标内容块是否需要更新；其中对于由比特位指示需要更新的每个目标内容块，寄存器更新指令还包括该目标内容块的新内容或新内容的来源；将寄存器更新指令中的一个或多个标志比特写入比特映射寄存器；及由更新控制器根据比特映射寄存器中的比特位执行寄存器更新指令，以更新目标寄存器中的目标内容块，其中仅更新由比特位指示需要更新的每个目标内容块。

技术领域

本发明属于SoC集成电路设计领域，尤其涉及更新寄存器的方法。

背景技术

SPI(Serial Peripheral Interface，串行外围设备接口)是由摩托罗拉公司提出的一种同步串行传输接口，主要用于微控制器和外围设备、微控制器与微控制器之间的通信。具有电路实现简单、总线引脚少、传输速率较快等特点。

传统的SPI接口包括4根信号线：SS(Slave Select，从机选择线)、SCK(SPI Clock，SPI时钟线)、MOSI(Master Output/Slave Input，主机输出从机输入线)和MISO(MasterInput/Slave Output，主机输入从机输出线)。

随着SPI接口技术的发展，人们对SPI接口的数据可靠性和吞吐率提出了越来越高的需求，主流的SPI存储器的传输速度超过了100MB/s。例如，兆易创新公司的并行8数据通道闪存的速率已经达到200MB/s。多数据通道、高速率、高可靠性的SPI通信，能够使得SoC(System on Chip，片上系统)芯片可以快速访问外部存储器。这样可以减少SoC芯片内部的内存大小，减小SoC芯片的面积和功耗，从而极大地提升嵌入式系统的性能。

然而，SPI传输的工作配置众多，例如不同SPI接口设备所需的SPI接口时钟模式、数据采样模式、全双工/半双工通信模式、控制模式各不相同，而不同SPI存储器支持的数据通道模式(例如1/2/4/8比特的数据通道模式)也不尽相同，因此SPI接口设备的兼容性问题不容忽视。另外，在SPI通信中，CPU对SPI控制器的工作配置进行调整会增加CPU的开销，从而影响CPU的性能。特别是，发明人注意到，当现有技术中的SPI控制器在不同的工作配置之间进行切换时，CPU对SPI控制器工作配置的调整造成连续传输之间的等待时间过长，从而对传输连续性和多次SPI传输的速度会产生明显的瓶颈。

可见，对SPI控制器的灵活配置、兼容性的要求与对SPI传输连续性和传输速度的要求是现有技术中亟需解决的一对矛盾。经研究，发明人发现，现有技术中的SPI控制器方案往往着重于兼容性或传输速度中的一个方面，而未能两者兼顾。

例如，中国专利申请公开CN101819560B号提出了一种SPI接口存储器执行程序方法和装置，其采用了包含6个工作状态的状态机来实现兼容各类单、双、四通道等多通道SPI接口存储器指令。该方案限于SPI接口存储器，不涉及对更多类型SPI接口设备的兼容性，且并未考虑到对于SPI传输连续性的优化。

又如，中国专利申请公开CN103064805A号提出了SS由SPI主机控制器控制和CPU可选是否读取接收缓存的数据的方法，但是这样也无法满足CPU对SPI接口吞吐速率的要求。该方案未能考虑到及解决对SPI控制器的灵活配置、兼容性及对SPI传输连续性的协同优化。

再如，中国专利CN104809094B号提出了一种对输入加缓存和对输出加延时的方案，但是主要针对一条数据通道的情形，如MOSI或MISO。该方案亦未能考虑到及解决对SPI控制器的灵活配置、兼容性及对SPI传输连续性的协同优化。