[发明专利]数据译码电路及方法

权利要求书

1.一种数据译码电路，其特征在于，包含：

一数据重组电路，配置以接收经由咬尾卷积码技术编码的一编码数据，以依序辨识该编码数据包含的一第一未知位区段、一已知位区段以及一第二未知位区段，进一步依序衔接该第二未知位区段与该第一未知位区段为一待译码数据；

一译码电路，配置以根据一维特比算法以及至少一已知位信息，对该待译码数据进行译码以产生一译码结果，其中该译码结果包含依序对应该第二未知位区段与该第一未知位区段的一第二已译码位区段以及一第一已译码位区段；以及

一数据还原电路，配置以依序衔接该第一已译码位区段、对应该已知位区段之一已知译码位区段以及该第二译码位区段，以产生一译码数据。

2.如权利要求1所述的数据译码电路，其特征在于，该编码数据是由具有一缓存器长度的一数据编码装置，根据一待编码数据产生，且该待编码数据包含一第一待编码位区段、一第二待编码位区段以及一第三待编码位区段，其中该第一待编码位区段以及该第三待编码位区段分别为一未知位区段，该第二待编码位区段为一已知位区段并对应在该已知位信息；

其中该数据编码装置藉由一编码率，根据该第一待编码位区段以及该第二待编码位区段中邻接于该第一待编码位区段且长度相当于该缓存器长度的一第一部分产生该第一未知位区段，根据该第二待编码位区段中该第一部分外的一第二部分产生该已知位区段，以及根据该第三待编码位区段产生该第二未知位区段。

3.如权利要求2所述的数据译码电路，其特征在于，该第一待编码位区段包含一系统帧编号以及一超系统帧编号，该第三待编码位区段包含一循环冗余校验码。

4.如权利要求2所述的数据译码电路，其特征在于，该译码电路配置以根据该第二待编码位区段中邻接于该第三待编码位区段且长度相当于该缓存器长度的部分设定一初始搜寻状态，依序将该待译码数据的各多位字节设为一当下位，以进行一搜寻程序，该搜寻程序包含：

根据该已知位信息，判断该当下位是否为已知；

在该当下位为已知时，在该当下位为0时设置对应该当下位的多位状态的后半为无效并设置对应的一累积度量值为最小，并在该当下位为1时设置对应该当下位的该多位状态的前半为无效并设置对应的该累积度量值为最小；

在该当下位为已知或未知时，判断该当下位未被设置为无效的该多位状态中，任一当下可能状态所对应的二前导状态是否至少其中之一为有效；

在该二前导状态均无效时，设置该当下可能状态为无效，并设置对应的该累积度量值为最小；

在该二前导状态至少其中之一为有效时，设置该当下可能状态为有效，以分别计算该当下可能状态对应有效的该二前导状态的该累积度量值，并自该二前导状态的该累积度量值中选择一较大累积度量值作为该当下可能状态的该累积度量值，且选择对应该较大累积度量值的该前导状态作为一幸存路径；以及

当所有该多位状态已决定且对应的该累积度量值已产生，使该当下位的下一位作为该当下位进行该搜寻程序。

5.如权利要求4所述的数据译码电路，其特征在于，该译码电路更配置以在该待译码数据的所有该多位均完成该搜寻程序后，根据该幸存路径回溯产生该译码结果。

6.一种数据译码方法，应用于一数据译码电路中，其特征在于，包含：

使一数据重组电路接收经由咬尾卷积码技术编码的一编码数据，以依序辨识该编码数据包含的一第一未知位区段、一已知位区段以及一第二未知位区段，进一步依序衔接该第二未知位区段与该第一未知位区段为一待译码数据；

使一译码电路根据一维特比算法以及至少一已知位信息，对该待译码数据进行译码以产生一译码结果，其中该译码结果包含依序对应该第二未知位区段与该第一未知位区段的一第二已译码位区段以及一第一已译码位区段；以及

使一数据还原电路依序衔接该第一已译码位区段、对应该已知位区段之一已知译码位区段以及该第二译码位区段，以产生一译码数据。