[发明专利]半导体工艺设备及其阻抗调节方法

权利要求书

1.一种半导体工艺设备，包括工艺腔室、阻抗匹配器和射频电源，所述工艺腔室中设置有卡盘装置，所述卡盘装置包括基座和设置在所述基座上，用于承载被加工工件的介质层，所述介质层中设置有射频电极，所述射频电极通过所述阻抗匹配器与所述射频电源电连接；所述基座通过接地结构接地，其特征在于，所述半导体工艺设备还包括阻抗调节电路，所述阻抗调节电路一端与所述基座的电连接，另一端接地，所述阻抗调节电路用于调节所述阻抗匹配器的输出端与所述接地结构的接地端之间的实际阻抗值，以使其与预设的标准阻抗值一致。

2.如权利要求1所述的半导体工艺设备，其特征在于，所述阻抗调节电路与所述接地结构相互串联或并联。

3.如权利要求1或2所述的半导体工艺设备，其特征在于，所述阻抗调节电路包括至少一个可调电容，或者至少一个可调电感，或者电性连接的至少一个可调电容和至少一个可调电感。

4.如权利要求3所述的半导体工艺设备，其特征在于，所述至少一个可调电容和至少一个可调电感采用的电性连接方式包括并联、串联或者混联。

5.如权利要求1所述的半导体工艺设备，其特征在于，所述卡盘装置为静电卡盘。

6.一种阻抗调节方法，其特征在于，应用于权利要求1-6任意一项所述的半导体工艺设备，包括：

在所述工艺腔室使用之前，检测所述阻抗匹配器的输出端与所述接地结构的接地端之间的实际阻抗值；

将所述实际阻抗值与预设的标准阻抗值进行比较，并根据比较结果调节所述阻抗调节电路，使所述实际阻抗值与预设的标准阻抗值一致。

7.如权利要求6所述的阻抗调节方法，其特征在于，所述标准阻抗值的获得方法包括：

根据预设的工艺要求选定一标准腔室；

在所述标准腔室未进行工艺时，检测所述标准腔室的所述阻抗匹配器的输出端与所述接地结构的接地端之间的实际阻抗值，并将其用作所述标准阻抗值。

8.如权利要求7所述的阻抗调节方法，其特征在于，所述阻抗调节电路与所述接地结构相互串联；所述阻抗调节电路包括至少一个可调电容，或者至少一个可调电感，或者电性连接的至少一个可调电容和至少一个可调电感；

所述将所述实际阻抗值与预设的标准阻抗值进行比较，并根据比较结果调节所述阻抗调节电路，以使所述实际阻抗值与预设的标准阻抗值一致，具体包括：

若所述实际阻抗值为感性阻抗，则通过增大或减小所述至少一个可调电容的电容值和/或至少一个可调电感的电感值，来增大或减小所述实际阻抗值的感性分量；

若所述实际阻抗值为容性阻抗，则通过增大或减小所述至少一个可调电容的电容值和/或至少一个可调电感的电感值，来减小或增大所述实际阻抗值的容性分量。

9.如权利要求7所述的阻抗调节方法，其特征在于，所述阻抗调节电路与所述接地结构相互并联；所述阻抗调节电路包括至少一个可调电容，或者至少一个可调电感，或者电性连接的至少一个可调电容和至少一个可调电感；

所述将所述实际阻抗值与预设的标准阻抗值进行比较，并根据比较结果调节所述阻抗调节电路，以使所述实际阻抗值与预设的标准阻抗值一致，具体包括：

若所述实际阻抗值为感性阻抗，则通过增大至少一个可调电感的电感值，和/或减小所述至少一个可调电容的电容值，来增大所述实际阻抗值的感性分量；通过减小至少一个可调电感的电感值，和/或增大所述至少一个可调电容的电容值，来减小所述实际阻抗值的感性分量；

若所述实际阻抗值为容性阻抗，则通过减小至少一个可调电感的电感值，和/或增大所述至少一个可调电容的电容值，来增大所述实际阻抗值的容性分量；通过增大至少一个可调电感的电感值，和/或减小所述至少一个可调电容的电容值，来减小所述实际阻抗值的容性分量。