[发明专利]制造半导体结构的方法

说明书

本发明公开了一种制造半导体结构的方法，包括在基底上形成第一介电层；在所述第一介电层上形成第二介电层；使用光罩以施加光阻，从而覆盖所述第二介电层的第一部分；移除所述第二介电层的第二部分，且保留所述第二介电层的所述第一部分；及移除所述光阻。在第一区域中，所述第二介电层的所述第一部分覆盖所述第一介电层的第一部分。在第二区域中，所述第二介电层的所述第二部分覆盖所述第一介电层的第二部分。所述第一区域对应于存储器装置，且所述第二区域对应于逻辑装置。

技术领域

本发明涉及制造半导体结构的方法，尤指制造半导体结构及可控制介电层的厚度的方法。

背景技术

在存储器装置中，当执行写入操作，可用热载子注入效应将电子拉进栅极端(例如浮动栅极端)；而当执行擦除操作，可用福勒-诺德海姆(Fowler-Nordheim)隧道效应将电子从栅极端拉出。

为了妥善执行写入操作及擦除操作，须善加控制栅极端的介电层的厚度。然而，控制介电层的厚度并非易事。

当介电层过厚，则难以将电子拉入或拉出栅极端，将导致写入操作与擦除操作失败。

当介电层过薄，则储存在栅极端的电子易逃脱逸失，此将产生漏电流，且可靠度会因缺陷而下降。

如上述，控制存储器装置的介电层的厚度已是一项难题，若再考虑逻辑装置，则有另一难题。

根据逻辑装置的操作电压，逻辑装置的介电层应具有适当厚度。然而，当逻辑装置与存储器装置于同一晶圆上形成，逻辑装置的介电层会与存储器装置的介电层一起形成，此将导致存储器装置的介电层过薄或过厚。

举例来说，可执行附加的热程序，以调整存储器装置的介电层的厚度，但此将影响逻辑装置，而导致逻辑装置的特性不精确。

因此，本领域仍待适当的解决方案，以分别妥善控制存储器装置及逻辑装置的介电层的厚度。

发明内容

一种制造半导体结构的方法，包括在基底上形成第一介电层；在所述第一介电层上形成第二介电层；使用光罩以施加光阻，从而覆盖所述第二介电层的第一部分；移除所述第二介电层的第二部分，且保留所述第二介电层的所述第一部分；及移除所述光阻。在第一区域中，所述第二介电层的所述第一部分覆盖所述第一介电层的第一部分。在第二区域中，所述第二介电层的所述第二部分覆盖所述第一介电层的第二部分。所述第一区域对应于存储器装置，且所述第二区域对应于逻辑装置。

附图说明

图1是实施例中，制造半导体结构的方法的流程图。

图2到图9是图1中，制造半导体结构的过程中的剖面图。

其中，附图标记说明如下：

1 半导体结构

100 方法

110 第一介电层

120 第二介电层

133 光阻

155 基底

199 沟槽隔离区

A1 第一区域

A2 第二区域

S110至S165 步骤

TH11,TH12,TH13,TH3 厚度