[发明专利]一种取样器的低抖动超窄脉宽本振信号发生装置及方法

权利要求书

1.一种取样器的低抖动超窄脉宽本振信号发生装置，其特征在于：包括低抖动时钟产生模块（U1）、高速低抖动分频器模块（U2）、FPGA模块（U3）、时基放大模块（U4），所述低抖动时钟产生模块（U1）的输出端连接有高速低抖动分频器模块（U2）的输入端，所述FPGA模块（U3）的控制通信模块分别与低抖动时钟产生模块（U1）、高速低抖动分频器模块（U2）的通信接口连接，所述高速低抖动分频器模块（U2）与时基放大模块（U4）连接。

2.根据权利要求1所述的一种取样器的低抖动超窄脉宽本振信号发生装置，其特征在于：所述低抖动时钟产生模块（U1）包括程控参考源模块（1）、时钟发生模块（2），所述程控参考源模块（1）与时钟发生模块（2）连接。

3.根据权利要求1所述的一种取样器的低抖动超窄脉宽本振信号发生装置，其特征在于：所述低抖动时钟产生模块（U1）的芯片采用HMC1035，所述低抖动时钟产生模块（U1）产生的时钟信号频率范围为25MHz-2500MHz，所述抖动时钟产生模块（U1）产生的时钟信号抖动指标小于97fsRMS。

4.根据权利要求1所述的一种取样器的低抖动超窄脉宽本振信号发生装置，其特征在于：所述高速低抖动分频器模块（U2）采用高速低抖动芯片HMC988级联，所述高速低抖动分频器模块（U2）的抖动指标小于70fsRMS，所述高速低抖动分频器模块（U2）的分频范围为1~1024。

5.根据权利要求1所述的一种取样器的低抖动超窄脉宽本振信号发生装置，其特征在于：所述时基放大模块（U4）包括放大模块的输入端（IN）、第一三极管（T1）、第二三极管（T2）、第三三极管（T3）、第一电容（C1）、第二电容（C2）、电感（L1），所述放大模块的输入端（IN）连接在第一三极管（T1）的基极上，所述第一三极管（T1）的集电极接地，所述第一三极管（T1）的发射极连接在第二三极管（T2）的基极上，所述第二三极管（T2）的集电极接地，所述第二三极管（T2）的发射极通过第一电容（C1）连接在第三三极管（T3）的基极上，所述第三三极管（T3）的发射极接地，所述第三三极管（T3）的集电极通过第二电容（C2）连接在电感（L1）上，所述第二电容（C2）与电感（L1）之间设有超窄脉宽的输出端。

6.根据权利要求5所述的一种取样器的低抖动超窄脉宽本振信号发生装置，其特征在于：所述第一三极管（T1）的发射极连接有-5V电压，所述第二三极管（T2）的发射极连接有-15V电压，所述第三三极管（T3）的集电极连接有15V电压。

7.一种取样器的低抖动超窄脉宽本振信号发生方法，其特征在于：包括下列步骤：

S1、确定抖动及精密时基各参数；

S2、通过FPGA模块控制低抖动时钟产生模块产生低抖动时钟信号后，经高速低抖动分频器模块整数分频产生低抖动时基信号；

S3、低抖动时基信号通过时基放大模块后，对低抖动时基信号进行放大且脉冲变窄处理产生低抖动超窄脉宽本振信号。

8.根据权利要求7所述的一种取样器的低抖动超窄脉宽本振信号发生方法，其特征在于：所述S1中的抖动及精密时基各参数为：低抖动时钟产生模块产生的时钟信号频率、高速低抖动分频器模块的分频倍数、时基放大模块的低抖动超窄脉宽本振信号的下降沿、低抖动时钟产生模块产生的时钟信号的抖动指标。