[发明专利]一种防单一时间攻击的芯片安全仿真分析方法和装置

说明书

本发明提供了一种防单一时间攻击的芯片安全仿真分析方法和装置，所述装置包括：关键信息存储单元，用于存储关键信号和关键信号对应的路径信息；仿真电路单元，用于接收测试激励信息进行仿真测试；所述测试激励信息包括所述关键信号；关键信号监控单元，用于根据所述关键信号对应的路径信息监控所述关键信号，并在所述关键信号发生变化时，记录当前时间戳信息；运算时间分析单元，用于确定所述关键信号对应的变化时间区，以及计算所述变化时间区的运算时间值，并判断各关键信号的运算时间值是否相关，若相关则对具有相关性的各关键信号及其对应的运算时间值予以记录。通过上述方案，可以模拟芯片的安全仿真测试，且能够自动完成时间攻击分析。

技术领域

本发明涉及芯片电路设计领域，特别涉及一种防单一时间攻击的芯片安全仿真分析方法和装置。

背景技术

SSD数据存储已经逐渐成为消费设备数据存储和云存储的主要存储介质。对于SSD数据存储来说,数据纠错的意义十分重大,特别是个人关键数据和政府机构相关的数据。SSD主控芯片作为SSD存储设备的大脑,其安全性能直接决定SSD硬盘整体最终的安全性能。

侧信道攻击是主要的黑客攻击手段,在侧信道攻击中,时间攻击又是最常用的的一种。黑客通过分析主控芯片在运行关键信息时的运行时间信息推断出芯片运行的内容。目前技术上有很多防御时间攻击的算法和方法,但是都是要等到芯片设计出来之后再进行详细的验证。因此设计一种能够快速的防时间攻击验证仿真平台就显示非常有意义。

发明内容

为此，需要提供一种防单一时间攻击的芯片安全仿真分析的技术方案，用以解决在芯片设计过程中无法针对时间攻击进行仿真防御的问题。

为实现上述目的，本发明第一方面提供了一种防单一时间攻击的芯片安全仿真分析装置，所述装置包括：

关键信息存储单元，用于存储关键信号和关键信号对应的路径信息；

仿真电路单元，用于接收测试激励信息进行仿真测试；所述测试激励信息包括所述关键信号；

关键信号监控单元，用于根据所述关键信号对应的路径信息监控所述关键信号，并在所述关键信号发生变化时，记录当前时间戳信息；

运算时间分析单元，用于确定所述关键信号对应的变化时间区，以及计算所述变化时间区的运算时间值，并判断各关键信号的运算时间值是否相关，若相关则对具有相关性的各关键信号及其对应的运算时间值予以记录；所述关键信号对应的变化时间区是指当前关键信号发生变化的时间戳信息与上一次该关键信号发生变化的时间戳信息的差值。

进一步地，所述关键信号监控单元包括标记插入单元；

所述标记插入单元用于设置标记信号，并将所述标记信号插入所述关键信号对应的路径信息中，以及在所述标记信号值发生变化时，记录当前时间戳信息；所述标记信号的值与所述关键信号的值实时相等；

所述运算时间分析单元用于提取所述标记信号，根据各标记信号的时间戳信息确定所述关键信号对应的变化时间区。

进一步地，所述装置还包括：

随机数产生单元，用于产生随机数；

仿真激励生成单元，用于根据所述随机数产生单元产生的随机数生成测试激励信息，并将所述测试激励信息传输给所述仿真电路单元。

进一步地，所述装置还包括：

绘图单元，用于根据各关键信号的运算时间值生成相应图表。

进一步地，关键信号的变化包括多个不同的变化类型；

运算时间分析单元用于计算各相同变化类型的运算时间值的平均值，当某一变化类型的运算时间值的平均值与其他变化类型的运算时间值的平均值的差异大于预设误差时，则判定关键信号在该变化类型的运算时间值存在相关性。