[发明专利]一种数字视频图像融合叠加方法

权利要求书

1.一种数字视频图像融合叠加模块，其特征在于，所述模块以FPGA为核心，外部配置DDR作为帧缓冲存储器，所述FPGA包括帧同步控制器和图像融合控制单元；RGB数字视频图像包括叠加层视频图像和背景层视频图像，按照VESA时序标准接口输入到FPGA，输入的叠加层视频图像被FPGA整帧存储到DDR中开辟的帧缓存中，再由所述帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，从DDR的帧缓存中读出存储的帧数据送到所述图像融合控制单元；所述背景层视频图像由所述帧同步控制器送到所述图像融合控制单元；接着由所述图像融合控制单元中的合成逻辑将叠加层和背景层视频图像按照合成控制寄存器中的设置融合叠加在一起；

所述叠加层视频图像独立循环写入4个帧缓存空间，在将所述叠加层视频图像写入帧缓存空间N时，读控制信号将帧缓存空间N-1或N-2中的帧缓存读出，当读信号速率大于2倍写信号时选取N-2，否则取N-1。

2.如权利要求1所述的数字视频图像融合叠加模块，其特征在于，FPGA还包括视频帧写控制逻辑、视频帧读控制逻辑，输入的叠加层视频图像以单像素为单位，被FPGA的所述视频帧写控制逻辑整帧存储到DDR中开辟的帧缓存中；再由帧同步控制器中的帧同步控制逻辑以背景层视频图像的VESA时序标准，通过所述视频帧读控制逻辑从DDR的帧缓存中读出存储的帧数据送到图像融合控制单元。

3.如权利要求1所述的数字视频图像融合叠加模块，其特征在于，背景层视频图像位于上层，叠加层视频图像位于下层，上层的图像盖在下层图像上，即背景层有色彩的地方会挡住叠加层的视频图像，背景层设置为透明色的部分将显示叠加层视频图像。

4.一种数字视频图像融合叠加方法，其特征在于，构建了虚拟帧缓存空间，调整叠加层视频图像写入虚拟帧缓存空间位置，固定读取虚拟帧缓存空间中代表背景层视频图像的位置，从而实现叠加层视频图像与背景层视频图像的相对位置的控制；将背景层视频图像时序下读取的相对位置控制后的叠加层视频图像像素数据与背景层视频图像图像像素数据融合叠加；

所述叠加层视频图像独立循环写入4个帧缓存空间，在将所述叠加层视频图像写入帧缓存空间N时，将帧缓存空间N-1或N-2中的帧缓存读出，当读信号速率大于2倍写信号时选取N-2，否则取N-1。

5.如权利要求4所述的数字视频图像融合叠加方法，其特征在于，假设叠加层视频图像分辨率为H_f×V_f，背景层视频图像分辨率为H_b×V_b；

当H_f≥H_b时：

构建(3×H_f)×(3×V_f)像素大小的虚拟帧缓存空间，虚拟行像素H为3×H_f，虚拟的列像素V为3×V_f，控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(2×H_f)个像素，以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址尾首间隔为：(3×H_f-H_b)个像素；

当H_f≤H_b时：

构建(3×H_b)×(3×V_b)像素大小的虚拟帧缓存空间，虚拟行像素H为3×H_b，虚拟的列像素V为3×V_b，控制叠加层视频图像按行连续写入虚拟帧缓存空间中对应位置，此时写入的视频行地址尾首间隔为：(3×H_b–H_f)个像素，以背景层视频图像时序按行连续读取虚拟帧缓存空间中心区域像素数据，此时读取的视频行地址首间隔为：(2×H_b)个像素。

6.如权利要求4或5所述的数字视频图像融合叠加方法，其特征在于，虚拟帧缓存空间中代表背景层视频图像的位置位于虚拟帧缓存空间正中心位置。