[发明专利]半导体器件以及控制半导体器件的方法在审
申请号: | 202011102904.7 | 申请日: | 2020-10-15 |
公开(公告)号: | CN112667559A | 公开(公告)日: | 2021-04-16 |
发明(设计)人: | 藤井太郎;田中照人;户川胜巳;户井崇雄 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06N3/063;G06N3/04;G06N3/08 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 以及 控制 方法 | ||
1.一种半导体器件,包括:
数据路径,包括多个处理器元件;
状态转变管理单元,管理所述数据路径的状态;以及
并行计算单元,在所述并行计算单元中按顺序执行数据的输入和输出,
其中所述状态转变管理单元的输出能够被所述多个处理器元件执行。
2.根据权利要求1所述的半导体器件,
其中所述数据路径还包括功能被固定的专用算术单元,并且
所述多个处理器元件具有能够改变运算内容的通用算术单元。
3.根据权利要求1所述的半导体器件,
其中在多个周期的时间段内由所述状态转变管理单元重复相同状态。
4.根据权利要求1所述的半导体器件,
其中所述状态转变管理单元从存储器读取规定所述数据路径的所述状态的描述符,并且根据所读取的所述描述符转变所述数据路径的所述状态。
5.根据权利要求4所述的半导体器件,
其中所述数据路径的所述状态由彼此不同的多个描述符所规定。
6.根据权利要求5所述的半导体器件,还包括多个DMA控制器,
其中所述多个DMA控制器操作使得在外部存储器与所述数据路径之间发送和接收数据。
7.根据权利要求6所述的半导体器件,
其中所述并行计算单元包括:
本地存储器,存储在所述数据与被按顺序输入的数据之间待被运算的数据;
多个算术单元,在所述按顺序输入的数据与从所述本地存储器读取的数据之间执行运算;
电阻器,存储所述多个算术单元的运算结果;以及
选择器,选择从所述电阻器按顺序输出的数据。
8.根据权利要求1所述的半导体器件,
其中所述数据路径包括开关,所述开关连接在所述多个处理器元件中的每个处理器元件与数据总线之间,
所述多个处理器元件中的每个处理器元件包括通用计算单元和管理存储器,
规定所述通用计算单元和所述开关的状态的多条状态信息被存储在所述管理存储器中,并且
从所述管理存储器中所存储的所述多条状态信息中指定预定信息。
9.根据权利要求8所述的半导体器件,
其中所述状态转变管理单元从存储器读取描述符,并且从所述多条状态信息中指定与所读取的所述描述符相对应的状态信息。
10.根据权利要求9所述的半导体器件,
其中所述并行计算单元包括:
本地存储器,存储在所述数据与按顺序输入的数据之间待被运算的数据;
多个算术单元,在所述按顺序输入的数据与从所述本地存储器读取的数据之间执行运算;
电阻器,存储所述多个算术单元的运算结果;以及
选择器,选择从所述电阻器按顺序输出的数据,
由所述选择器选择的数据被供应给所述数据路径。
11.根据权利要求10所述的半导体器件,
其中所述状态转变管理单元包括多个单一状态转变管理单元,
所述多个单一状态转变管理单元指定相对于对应的数据路径不同的状态。
12.一种半导体器件的控制方法,所述半导体器件包括多个处理器元件、具有开关的数据路径、管理所述数据路径的配置的状态转变管理单元、以及并行计算单元,所述开关连接到所述多个处理器元件中的每个处理器元件,在所述并行计算单元中按顺序执行数据的输入和输出,所述方法包括:
第一处理步骤,在所述第一处理步骤中所述状态转变管理单元将所述数据路径的配置设为第一配置,并且由具有所述第一配置的所述数据路径执行处理;以及
第二处理步骤,在所述第二处理步骤中所述状态转变管理单元将所述数据路径的配置设为与所述第一配置不同的第二配置,并且由具有所述第二配置的所述数据路径执行处理。
13.根据权利要求12所述的半导体器件的控制方法,
在所述第一处理步骤之前,由所述并行计算单元执行运算,并且
运算结果被供应给所述数据路径。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011102904.7/1.html,转载请声明来源钻瓜专利网。