[发明专利]一种基于并行时分复用技术的FFT处理器及处理方法

权利要求书

1.一种基于并行时分复用技术的FFT处理器，包括：

数据存储单元，包括M个独立的存储器，每个存储器上存储L点数据；其中，M，L为大于2的正整数，且L为4的整数次幂；

串并转换单元，用于从M个存储器中并行读取M组数据，并将每组数据中的每四个串行数转换成四个并行数；

时分控制单元，用于使串并转换单元中读取的M组数据进入基4FFT蝶形单元的时间间隔为一个时钟周期；

基4FFT蝶形单元，用于对输入的四个并行数做基4FFT运算；以及当M个存储器中的L点数据完成FFT后，对所述M个存储器上的M*L点数据做最后一级L个M点基4FFT；

并串转换单元，用于将基4FFT蝶形单元输出的处理后的四个并行数据转换为四个串行数据，并进行原位存储；

译序单元，用于当基4FFT蝶形单元对数据存储单元存储的所有数据完成FFT运算后，对各个存储器中存储的数据进行译序。

2.根据权利要求1所述的处理器，其特征在于，还包括：

地址产生器，用于生成数据访问地址和旋转因子访问地址，使得基4FFT蝶形单元根据所述数据访问地址读取所述存储器中的数据，或根据所述旋转因子访问地址读取旋转因子。

3.根据权利要求1所述的处理器，其特征在于，还包括：

数据分配单元，通过计数器对需要存储到数据存储单元的M*L点数据进行计数，并通过将计数器对M进行求余，将M*L点数据分配到对应的存储器中。

4.根据权利要求1-3中任一项所述的处理器，其特征在于，所述存储器为双口存储器。

5.根据权利要求1-3中任一项所述的处理器，其特征在于，所述串并转换单元包括：数据串并转换模块和旋转因子串并转换模块；

所述串并转换单元具体用于：根据地址产生器生成的数据访问地址和旋转因子访问地址，读取所述存储器中存储的数据和旋转因子存储单元中存储的旋转因子；

将从所述存储器中读取的4个操作数据和从所述旋转因子存储单元中读取的1个旋转因子输入到数据串并转换模块和旋转因子串并转换模块进行串并转换后输入到基4FFT蝶形单元。

6.根据权利要求5所述的处理器，其特征在于，所述数据串并转换模块为4输入4输出模块；所述旋转因子串并转换模块为1输入4输出模块。

7.一种基于并行时分复用技术的FFT处理方法，包括：

将M*L点数据分别存储到M个存储器上；其中，M，L为大于2的正整数，且L为4的整数次幂；

从M个存储器中并行读取M组数据，将每组数据中的每四个串行数转换成四个并行数，并对所述四个并行数做基4FFT运算；其中，每个存储器中的数据做基4FFT运算的时间间隔为一个时钟周期；

将做完基4FFT运算的四个并行数据转换为串行数据，并进行原位存储；

当M个存储器中的L点数据完成FFT后，对所述M个存储器上的M*L点数据做最后一级L个M点基4FFT；

当M*L点数据完成FFT运算后，对各个存储器中存储的数据进行译序。

8.根据权利要求7所述的方法，其特征在于，所述将M*L点数据分别存储到M个存储器上包括：通过计数器对M*L点数据进行计数，并通过将计数器对M进行求余，将M*L点数据分配到对应的存储器中。

9.根据权利要求7-8中任一项所述的方法，其特征在于，所述存储器为双口存储器。

10.根据权利要求7所述的方法，其特征在于，所述从M个存储器中并行读取M组数据，将每组数据中的每四个串行数转换成四个并行数，并对所述四个并行数做基4FFT运算包括:

根据地址产生器生成的数据访问地址和旋转因子访问地址，读取所述存储器中存储的数据和旋转因子存储单元中存储的旋转因子；

将从所述存储器中读取的4个操作数据和从所述旋转因子存储单元中读取的1个旋转因子输入到数据串并转换模块和旋转因子串并转换模块进行串并转换后输入到基4FFT蝶形单元。