[发明专利]在SAR量化器中嵌入ELD DAC的方法

说明书

本公开涉及在SAR量化器中嵌入ELD DAC的方法。所描述的方法和设备用于通过使用ELD DAC和DAC中DAC控制单元来控制逐次逼近寄存器(SAR)模数转换器(ADC)的数模转换器(DAC)中的过大环路延迟(ELD)增益补偿以用于SAR ADC高效。ELD DAC和DAC部分共享DAC单元(例如电容器或电流源)，以最小化用于限制面积和功耗的DAC单元总数，同时保持操作灵活性。不同的配置提供的ELD增益小于或大于1。还提供了专用的采样电容器，以允许通过电容比率灵活地控制增益。

技术领域

该文献通常但不限于集成电路，特别是涉及模数转换器(ADC)电路。

背景技术

模数转换器(ADC)电路可以用于将模拟信号转换为数字信号，然后可以对其进行进一步处理或在数字域中使用。连续时间(CT)Δ∑(DS)ADC擅长精度和低功耗应用，并使用逐次逼近寄存器(SAR)ADC作为量化器来降低功耗。SAR ADC电路可以执行位测试，以将模拟信号的各个部分与参考电压进行比较，以确定代表模拟信号特定样本的数字字的数字位值。SAR ADC可以使用数模转换器(DAC)的电容器阵列来执行位试验，以确定数字字的各个数字位值。SAR ADC是理想的，因为它们需要低功耗。但是，转换的连续特性意味着转换相对较慢，除SAR ADC的DAC之外，还普遍使用了多余的环路延迟(ELD)DAC来补偿SAR转换引入的延迟。

发明内容

本文件描述模数转换器(ADC)电路，尤其是改进的数模转换器(DAC)，包括在逐次逼近寄存器(SAR)量化器中使用的嵌入式过剩环路延迟(ELD)DAC，依次在连续时间(CT)Δ-Σ(CTDS)ADC等ADC中使用。

SAR ADC通过依次将采样的输入信号与不同的参考电平进行比较，将输入信号转换为数字代码。在示例实施例中，输入信号可以在电荷域、电压域、电流域中，或者在多域配置中。当将SAR ADC用于CTDS ADC时，SAR量化器中ELD DAC的增益是Δ-Σ环路稳定性的关键因素。本文档介绍了一些方法和设备，这些方法和设备可改善(无需任何参考电压调整)SAR ADC中电容器之类的DAC单元的使用，以节省功耗、面积，当电容器用作DAC单元时，还可节省负载电容。DAC单元还可以包括电流源、电压源等。

在采样实施方案中，描述了用于通过有效地使用诸如ELD DAC中的电容器和SARADC的DAC之类的DAC单元来控制过量环路延迟补偿DAC(ELD DAC)增益的方法和设备。在示例实施例中，计算通过DAC增益归一化的用于控制ELD增益的反馈值，并且提供专用采样电容器以允许通过电容比来调节增益。此外，SAR ADC的ELD DAC和DAC设计为部分共享DAC单元，以最小化SAR量化器中使用的DAC单元总数，同时保持操作灵活性。

根据第一方面，提供了一种SAR ADC的DAC，其包括嵌入式ELD DAC。DAC接收SAR控制信号并生成参考电平，ELD DAC接收ELD反馈信号，该信号在输入模拟信号采样期间提供ELD反馈。DAC和嵌入式ELD DAC的特征在于第一组DAC单元和第二组DAC单元，其中在第一组和第二组DAC单元之间共享一个或多个但少于全部的DAC单元。在操作期间，第一和第二组DAC单元中的一个在位试验阶段期间接收SAR控制信号，并且第一和第二组DAC单元中的另一组在采样阶段期间接收ELD反馈信号。

在采样实施方案中，DAC单元用于设置DAC的增益和通过DAC的增益归一化的ELDDAC的增益。在示例配置中，第一组DAC单元的值与2^N相关，其中对于n位SAR ADC的各个DAC单元，其中N＝0至N＝n-1或N＝0至N＝n-2，第二组DAC单元的值分别与2^N相关，其中N＝-x至N＝n-x-1或N＝-x+1至N＝n-x-1，其中n-x DAC单元在第一和第二组DAC单元之间共享。在操作过程中，第一组DAC单元接收SAR控制信号，第二组DAC单元接收ELD增益小于1的ELD反馈信号，而第一组DAC单元接收ELD反馈信号，第二组DAC单元接收SAR控制信号以获得大于1的ELD增益。