[发明专利]基于磁性存储器的逻辑计算单元、方法及全加器

说明书

本发明提供了一种基于磁性存储器的逻辑计算单元、方法及全加器，所述逻辑计算单元包括加法电路；所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果，本发明的逻辑计算单元无静态功耗，写入速度快。

技术领域

本发明涉及逻辑计算器件技术领域，尤其涉及一种基于磁性存储器的逻辑计算单元、方法及全加器。

背景技术

传统的全加器采用互补金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺设计，其存在一些缺点：首先，CMOS晶体管的漏电流随着工艺尺寸的减小而增大，导致静态功耗日益加剧，其次CMOS全加器基于冯诺依曼架构而设计，数据搬移的功耗大，所需带宽大。

发明内容

本发明的一个目的在于提供一种基于磁性存储器的逻辑计算单元，无静态功耗，写入速度快。本发明的另一个目的在于提供一种基于磁性存储器的逻辑计算方法。本发明的再一个目的在于提供一种基于磁性存储器的全加器。

为了达到以上目的，本发明一方面公开了一种基于磁性存储器的逻辑计算单元，包括加法电路；

所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；

所述第一通路用于响应于被加数信号进行加数与被加数的或运算，所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果。

优选的，

当所述被加数信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；

当所述加数信号和被加数信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。

优选的，所述第一通路进一步用于响应于进位信号进行进位数和所述第一异或结果的或运算，所述第二通路用于响应于所述进位信号和所述第一异或结果对应的信息完成所述进位数与所述第一异或结果的异或运算得到存储于所述第一磁性存储器中的全加运算结果。

优选的，

当所述进位信号为第一电平时，所述第一通路导通，所述第一磁性存储器存储第一逻辑数字；

当所述进位信号和第一异或结果对应的信号为第一电平时，所述第二通路导通，所述第一磁性存储器存储第二逻辑数字。

优选的，还包括进位电路；

所述进位电路包括第二磁性存储器、与所述第二磁性存储器连接的第三通路和第四通路；

所述第三通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第一进位结果，所述第四通路用于响应于被加数信号和进位信号得到存储于所述第二磁性存储器中的第二进位结果。

优选的，

当所述被加数信号和进位信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字；

当所述进位信号或被加数信号为第二电平时，所述第四通路导通，所述第二磁性存储器存储第二逻辑数字。

优选的，所述进位电路进一步用于响应于被加数信号、加数信号和进位信号得到存储于所述第二磁性存储器中的第三进位结果。

优选的，

当所述加数信号和进位信号为第一电平或者所述加数信号和被加数信号为第一电平时，所述第三通路导通，所述第二磁性存储器存储第一逻辑数字。