[发明专利]应用模拟时间优化导通时间控制的装置及其控制方法

权利要求书

1.应用模拟时间优化导通时间控制的装置，包括Buck电路，其特征在于：所述Buck电路采用COT控制，该COT控制的Buck电路中还分别嵌入OTC电路和BDC电路。

2.根据权利要求1所述的应用模拟时间优化导通时间控制的装置，其特征在于：所述COT控制的Buck电路包括电源、PNP型三极管、NPN型三极管、电感L0、电容C0、电阻ESR、电感ESL、电压表、EA、相交判断运放、第一电流型加法器、恒导通时间发生器、电容CC、电阻R_VIC、电阻R_LPF、电容C_VIC、电容C_LPF和驱动器；

电源的负极接地，电源的正极连接PNP型三极管的发射极，PNP型三极管的基极连接驱动器的输出端，PNP型三极管的集电极分别连接电感L0的一端和NPN型三极管的集电极，NPN型三极管的发射极接地，NPN型三极管的基极连接驱动器的另一输出端，电感L0的另一端分别连接电容C0的一端、电压表的输入端、EA负极输入端、第一电流型加法器的第一正极输入端，电容C0的另一端串联电阻ESR和电感ESL后接地，电压表的输出端接地，EA正极输出V_REF，EA输出端分别连接接地电容CC和相交判断运放的正极输入端，电压V_X连接电阻R_VIC的一端，电阻R_VIC的另一端分别连接第一电流型加法器的第二正极输入端、电阻R_LPF的一端和接地电容电容C_VIC，电阻R_LPF的另一端分别连接接地电容电容C_LPF和第一电流型加法器的负极输入端，第一电流型加法器的输出端连接相交判断运放的负极输入端，相交判断运放的输出端连接恒导通时间发生器的输入端，恒导通时间发生器的输出端连接驱动器的输入端，驱动器的输出一端。

3.根据权利要求1所述的应用模拟时间优化导通时间控制的装置，其特征在于：所述OTC电路包括电容电流传感器、阈值检测器和逻辑电路、ΔV_H发生器和第二电流型加法器，电容电流传感器的输入端连接EA负极输入端、电容电流传感器的输出端连接阈值检测器和逻辑电路，阈值检测器和逻辑电路的输入端输入V_TH1和V_TH2、阈值检测器和逻辑电路的V_PZ输出端和V_LCSD输出端连接ΔV_H发生器的输入端，ΔV_H发生器的另一输入端连接恒导通时间发生器的另一输出端，ΔV_H发生器的输出端连接第二电流型加法器的第二正极输入端，第二电流型加法器的第一正极输入端连接V_OTC1,第二电流型加法器的负极输入端连接V_OTC2，第二电流型加法器的输出端连接恒导通时间发生器的另一输入端。

4.根据权利要求1所述的应用模拟时间优化导通时间控制的装置，其特征在于：所述BDC电路包括与门，与门的输入端连接阈值检测器和逻辑电路的V_LCSD的输出端，与门的另一输入端连接恒导通时间发生器的输出端，与门的输出端连接驱动器的另一输入端。

5.应用根据权利要求1-4中任一所述的应用模拟时间优化导通时间控制的装置的控制方法，其特征在于：VIC电路采用电流型加法器将V_O、V_ACDC相加，再减去V_DC；EA通过产生补偿电压V_C将输出电压V_O调节为参考电压V_REF；OTC结构需要负载电流升压V_LCSU的时序信息和输出电容电流V_PZ的过零点信息，OTC电路产生V_H，F作为COT发生器的阈值；BDC通过在驱动器前增加一个与门逻辑，利用阈值检测器和逻辑产生的负载电流降压V_LCSD信息。

6.根据权利要求5所述的应用所述的应用模拟时间优化导通时间控制的装置的控制方法，其特征在于：当CMP_PWM的两个输入信号相交时，电流I₁向电容器C_TON充电，进而启动导通时间，此外锯齿电压V_SAWTOOTH开始上升。当V_SAWTOUTH达到V_H，F时，导通时间终止；所述OTC随着负载瞬态的增加，以适当的电压ΔV_H增加V_H，F。