[发明专利]基于GPS秒脉冲产生毫秒ms级雷达时间信息的FPGA实现方法

说明书

本发明涉及一种基于GPS秒脉冲产生毫秒ms级雷达时间信息的FPGA实现方法，本发明属于雷达信号处理领域。本方法分四步进行：调用FPGA的时钟管理模块IP核，分频产生计数时钟；在计数时钟时钟域下，产生一个计数器；对计数器截掉低位，并对截位所剩的高位进行算术加1运算，得到新的计数值；对新的计数值截掉最低位，此值即是毫秒ms级雷达时间信息的输出。本发明采用GPS提供的秒脉冲信号通过FPGA编程的方法，可以给雷达的数据信号流打入精准的毫秒级时间信息，便于后续对雷达数据信息流进行进一步跟踪与分析，以实现雷达数据流的精准可控。

技术领域

本发明属于雷达信号处理领域，具体涉及一种基于GPS秒脉冲产生ms级雷达时间信息的FPGA实现方法。

背景技术

在雷达信号处理过程中，经常需要对处理中的数据信号流打入精准的时间戳信息，如果把数据信号流比作流水线上生产的商品，那么这个时间戳信息可以看作是商品的生产日期，只不过在雷达信号处理领域，这个“生产日期”要求精确至毫秒级。

GPS通过网络报文的形式只能向FPGA提供最小秒s级单位输出的时间信息，而当FPGA需要得到更加精准的毫秒ms级信息时，可以借助GPS提供的秒脉冲信号通过FPGA编程的方法得到。由于调用FPGA时钟管理模块IP核Clocking Wizard只能输出时钟大小在区间[6.250MHz～933.000MHz]范围之内的用户时钟，所以通过此IP 核是不能产生1KHz大小的计数时钟的，因此，有人就通过在高时钟节拍下计数产生 1KHz的高低电平来替代1KHz的计数时钟，每来一个高低电平，FPGA的毫秒ms值输出就加1，但这种实现方法是有很大缺点的：首先通过高时钟节拍下计数产生1KHz 时钟的时钟质量是难以保证的；其次，这种方法产生的毫秒ms级信息是不能进行有效地“四舍五入”处理的。

发明内容

要解决的技术问题

为了提高现有技术中雷达数据信号中s级的时间信息到ms级，能够更加精准的跟踪雷达信号；本发明提出一种基于GPS秒脉冲产生毫秒ms级雷达时间信息的FPGA 实现方法。

技术方案

一种基于GPS秒脉冲产生毫秒ms级雷达时间信息的FPGA实现方法，其特征在于步骤如下：

步骤1：调用FPGA的时钟管理模块IP核Clocking Wizard，分频产生一个8.192MHz的计数时钟clk8192；

步骤2：在计数时钟clk8192时钟域下，产生一个位宽为29bit的计数器ms_cnt1[28:0]，该计数器使用GPS秒脉冲的上升沿进行复位并清零，计数器在clk8192时钟节拍下每次加1，从0一直加到[8192×998.5～8192*999.5-1]停止，并保持不变，直至下一个GPS秒脉冲的到来再次复位并清零；

步骤3：对计数器ms_cnt1[28:0]截掉低12bit位，并对截位所剩的高17bit位进行算术加1运算，得到新的17bit计数值ms_cnt2[16:0]；

步骤4：对新的计数值ms_cnt2[16:0]截掉最低位，得到ms_cnt2[16:1]计数值，此值即是毫秒ms级雷达时间信息的输出ms_out，即ms_out＝ms_cnt2[16:1]。

本发明技术方案更进一步的说：步骤2中[8192×998.5～8192*999.5-1]取8192×999，即8183808。

本发明技术方案更进一步的说：所述的GPS的型号为XT-PDS8560。

本发明技术方案更进一步的说：所述的FPGA的型号为XC7K325T。

有益效果