[发明专利]基于混沌系统和FPGA的轻量级密钥序列发生器

权利要求书

1.一种基于混沌系统和FPGA的轻量级密钥序列发生器，包括基于Logistic混沌系统的序列发生器模块、2个非线性移位寄存器、3个数据选择模块、过滤函数H模块和输出函数Z模块，其特征在于，实现方法如下：

所述的基于Logistic混沌系统的序列发生器模块：

经过初始化和数字化，实现位宽为20位的无符号定点数的数字混沌系统，并将生成的混沌序列的第4、6、7、9、11和12位，即l_i+4,l_i+6,l_i+7,l_i+9,l_i+11及l_i+12单独提取出来以供数据选择模块进行选择抽取，再通过2个非线性移位寄存器、过滤函数H模块和输出函数Z模块进行数据的扰动和混淆；

Logistic混沌系统是离散的混沌系统，如式(1)所示，对其进行整数化处理，如式(2)和式(3)所示，整数化后的混沌系统如式(4)所示，

Logistic混沌系统方程为

x(n+1)＝μx(n)[1-x(n)] μ∈[0,4]x(n)∈(0,1] (1)

将其转换为二进制形式为

基于精度限制，小数部分取L位，L取值为19，则

其中，

则整数化后的混沌系统表示为

X_n+1＝4X_n(2^L-X_n)/2^L (4)

2个所述的非线性移位寄存器：

非线性移位寄存器NFSR-2反馈数据给非线性移位寄存器NFSR-1的低位，两个非线性移位寄存器都使用同一个时钟进行初始化，初始密钥由所述的基于Logistic混沌系统的序列发生器模块产生，为了不出现全零状态，进行了混沌序列的初值设置，在初始化后，所述的非线性移位寄存器NFSR-1和所述的非线性移位寄存器NFSR-2会在时钟的驱动下进行更新和状态翻转，

所述的非线性移位寄存器NFSR-1和所述的非线性移位寄存器NFSR-2在时刻i的状态分别为(b_i,b_i+1,…,b_i+39)和(s_i,s_i+1,…,s_i+39)，

所述的非线性移位寄存器NFSR-1的反馈多项式g(x)定义如式(5)所示：

所述的非线性移位寄存器NFSR-2的反馈多项式f(x)定义如式(6)所示：

3个所述的数据选择模块：

包括三个二选一数据选择器；

数据选择器C1的选择位来自NFSR-1的b_i+19，输入位来自基于Logistic混沌系统的序列发生器单元的l_i+4及l_i+6；

数据选择器C2的选择位来自NFSR-1的b_i+27，输入位来自基于Logistic混沌系统的序列发生器单元的l_i+7及l_i+9；

数据选择器C3的选择位来自NFSR-2的s_i+11，输入位来自基于Logistic混沌系统的序列发生器单元的l_i+11及l_i+12，

分别表示如式(7)所示：

所述的过滤函数模块H：

非线性移位寄存器NFSR-1的b_i+32，非线性移位寄存器NFSR-2的s_i+2,s_i+17,s_i+29，数据选择器C2的c_i+2，这五位被用来构建过滤函数h(x)，这个过滤函数h(x)是五元四次平衡型布尔函数，代数次数为4次，非线性度达到了最大值12，其定义如式(8)所示：

其中变元x₀，x₁，x₂，x₃及x₄分别对应于状态比特s_i+2，s_i+17，s_i+29，c_i+2及b_i+32；

所述的输出函数模块Z

输出函数z_i定义如式(9)所示：

其中A＝{3,7,4,15,23,28,34,37}，即输出函数z_i由非线性移位寄存器NFSR_1输出的第3、7、4、15、23、28、34、37位、过滤函数H模块输出及基于Logistic混沌系统的序列发生器模块输出的第四位l_i+4进行异或处理得到。