[发明专利]片上电路的认证方法以及相关联的片上系统

说明书

本公开的实施例涉及片上电路的认证方法以及相关联的片上系统。实施例设备包括：第一处理单元，配置为处理初始数据行并且传递第一经处理数据行；第一延迟装置，耦合到第一处理单元的输出，并且被配置为传递经延迟的第一经处理数据行，经延迟的第一经处理数据行被延迟了第一延迟；第二延迟装置，配置为传递经延迟的初始数据行，经延迟的初始数据行被延迟了第二延迟；第二处理单元，耦合到第二延迟装置的输出，并且被配置为处理经延迟的初始数据行并且传递经延迟的第二经处理数据行；以及比较单元，配置为比较经延迟的第一经处理数据行和经延迟的第二经处理数据行的内容，并且如果内容不相同，则传递非认证信号，第一延迟和第二延迟等于可变值。

相关申请的交叉引用

本申请要求于2019年10月18日提交的法国申请号1911680的权益，该申请通过引用的方式并入于此。

技术领域

本发明的实现方式和实施例涉及片上系统，并且更具体地涉及形成片上系统(SoC)的电子芯片的认证。

背景技术

为了防止故障注入攻击，片上系统可以包括两个处理单元(CPU)，一个处理单元作为主CPU，而另一处理单元作为“验证器”CPU。两个处理单元运行相同的程序代码并且接收相同的输入数据。

发明内容

两个中央单元的输出被比较，以便标识在主CPU或从属CPU的操作期间中的任何错误。

可以参考文献US 2008/0244305，该文献公开了一种架构，该架构包括：第一CPU、第二CPU、第一延迟级、第二延迟级和比较单元。CPU被配置为在信号中执行应用程序的相同指令。第一CPU接收初始信号作为输入、处理初始信号并且将经处理的初始信号传递至第一延迟级，然后经处理的初始信号被传递至比较单元。相反，第二CPU接收由第二延迟级延迟的初始信号作为输入、处理由第二延迟级延迟的初始信号、并且将其传递到比较单元，比较单元对两个信号进行比较。

第一延迟级和第二延迟级被配置为使得比较单元对由第一CPU和第二CPU在不同时间执行相同指令所生成的数据进行比较，延迟级使得故障注入攻击更加复杂。

然而，由于由第一延迟级和第二延迟级诱导的延迟是固定的，因此通过观察第一延迟级和第二延迟级的输入和输出来确定延迟的值是直接的。

需要改善集成电路的安全性，特别是针对故障注入攻击的安全性。

根据实现方式和实施例，有利地提出的是使用芯片的不同处理单元来执行应用程序的相同指令行，以使得由第一处理单元将第一经处理的行的传输延迟可变值，并且将到第二处理单元的指令行传输延迟可变值。

根据一个方面，提出了用于片上系统的认证方法，包括：接收初始数据行的操作，以及使用第一处理单元来处理初始数据行，以便传递第一经处理的数据行的第一操作；将第一延迟施加到第一经处理的数据行，以便传递经延迟的第一经处理的数据行的操作；将第二延迟施加到初始数据行，以便传递经延迟的初始数据行的操作；使用第二处理单元来处理经延迟的初始数据行，以便传递经延迟的第二经处理的数据行的第二操作；对经延迟的第一经处理的行和第二经处理的行的内容进行比较的操作；以及如果内容不相同，则传递非认证信号的操作，第一延迟和第二延迟等于可变值。

由于第一延迟和第二延迟等于可变值，所以攻击者将发现难以通过观察处理单元的输入和输出来标识延迟的值。

根据一个实现方式，可变值被随机确定。

延迟的值随机变化，以便防止攻击者标识预定延迟值序列。

根据另一实现方式，经延迟的第一经处理的数据行和第二经处理的数据行分别包括第一地址和第二地址、第一权限集和第二权限集以及第一数据集和第二数据集，方法包括：对第一地址和第二地址进行比较的第一操作；对第一权限集和第二权限集进行比较的第二操作；以及对第一数据集和第二数据集进行比较的第三操作。