[发明专利]包括地址映射表的存储器控制器、片上系统和电子设备

说明书

一种存储器控制器包括：存储器请求队列，其存储与包括具有共享通道的第一存储器管芯和第二存储器管芯在内的存储器设备相关联的存储器请求；地址转换器，其基于存储器请求的物理地址的位来选择第一地址映射表和第二地址映射表中的一个，并基于所选择的地址映射表来将物理地址转换为存储器地址；以及物理层，其通过通道将存储器地址发送到存储器设备。

相关申请的交叉引用

本申请基于2020年1月16日在韩国知识产权局递交的韩国专利申请No.10-2020-0005882并要求该韩国专利申请No.10-2020-0005882的优先权，其全部公开内容通过引用合并于本文。

技术领域

本发明构思涉及能够存储多个地址映射表的存储器控制器、片上系统和电子设备。

背景技术

近来，多个半导体管芯被堆叠以增加存储器设备的集成度。这样，三维结构的存储器设备可以高速地处理大量数据。为了实现三维结构，可以使用硅通孔(TVS)来堆叠多个半导体管芯。然而，即使数据处理速度增加，处理器与存储器的分离也会导致在处理器与存储器之间传输的数据的延时。为了解决此问题，集成有处理器和存储器的存内处理存储器(processing in memory)(PIM)成为人们关注的焦点。

发明内容

本发明构思的实施例提供了能够存储多个地址映射表的存储器控制器、片上系统和电子设备。

根据本公开的示例性方面，提供了一种存储器控制器，包括：存储器请求队列，被配置为存储与包括具有共享通道的第一存储器管芯和第二存储器管芯在内的存储器设备相关联的存储器请求；地址转换器，被配置为：基于存储器请求的物理地址的位来选择第一地址映射表和第二地址映射表中的一个地址映射表，并基于第一地址映射表和第二地址映射表中的所选择的地址映射表来将物理地址转换为用于第一存储器管芯和第二存储器管芯的存储器地址；以及物理层，被配置为通过共享通道将存储器地址发送到存储器设备。

根据本公开的另一示例性方面，提供了一种片上系统，包括：处理器，被配置为生成存储器请求；以及存储器控制器，被配置为：基于所述存储器请求的物理地址的位，选择第一地址映射表和第二地址映射表中的一个地址映射表；基于第一地址映射表和第二地址映射表中的所选择的地址映射表，将物理地址转换为存储器设备的存储器地址；基于存储器地址，通过共享通道来访问第一存储器管芯或第二存储器管芯中的一个。

根据本公开的另一示例性方面，提供了一种电子设备，包括：存储器设备，包括第一存储器管芯、第二存储器管芯以及用于第一存储器管芯和第二存储器管芯的共享通道；以及片上系统，包括：处理器，被配置为生成存储器请求；以及存储器控制器，被配置为：基于存储器请求的物理地址的位，选择第一地址映射表和第二地址映射表中的一个地址映射表；基于第一地址映射表和第二地址映射表中的所选择的地址映射表，将物理地址转换为存储器设备的存储器地址；基于存储器地址，通过共享通道来访问第一存储器管芯和第二存储器管芯中的一个。

根据本公开的另一示例性方面，提供了一种地址转换器电路，包括：地址范围寄存器，被配置为存储存储器请求的物理地址的位；多个地址转换电路，多个地址转换电路中的每一个被配置为基于多个地址映射表中的一个地址映射表将物理地址转换为存储器地址；以及映射选择电路，被配置为基于存储在地址范围寄存器中的位的值来选择多个地址转换电路中的一个。

附图说明

根据参考附图详细示出本公开的发明构思的示例性实施例，本发明构思的上述及其他方面、目的和特征将变得清楚。

图1示出了根据本发明构思的示例实施例的电子设备。

图2示出了根据本发明构思的另一示例实施例的电子设备。

图3示出了图1和图2的片上系统的存储器控制器的框图。

图4示出了图3的地址转换器的框图。图5示出了图1和图2的片上系统的框图。