[发明专利]微电子装置组合件、封装体和相关方法

说明书

本申请涉及微电子装置组合件、封装体和相关方法。公开了一种微电子装置组合件，所述微电子装置组合件包括衬底，所述衬底具有暴露于其表面上的导体。两个或两个以上微电子装置堆叠在所述衬底上，并且部件与和所述装置的TSV对准的接合线中的介电材料中的预形成的孔中的导电材料和所述衬底的暴露导体连接。还公开了制造方法。

优先权声明

本申请要求于2019年10月17日提交的题为“用于制造微电子装置封装体的方法及相关封装体和系统(Methods for Fabrication of Microelectronic Device Packagesand Related Packages and Systems)”的美国临时专利申请序列号62/916,371、于2020年6月11日提交的题为“用于制造微电子装置封装体的方法及相关封装体和系统(Methodsfor Fabrication of Microelectronic Device Packages and Related Packages andSystems)”的美国临时专利申请序列号63/037,902以及于2020年7月27日提交的题为“微电子装置组合件、封装体和相关方法(Microelectronic Device Assemblies，Packages andRelated Methods)”的美国专利申请序列号16/939,678的申请日期的权益。

本申请的主题涉及于2020年7月27日提交的题为“微电子装置组合件和封装体以及相关方法和系统(Microelectronic Device Assemblies and Packages and RelatedMethods and Systems)”的美国专利申请序列号16/939,756、于2020年7月27日提交的题为“包含多个装置堆叠的微电子装置组合件和封装体以及相关方法(MicroelectronicDevice Assemblies and Packages Including Multiple Device Stacks and RelatedMethods)”的美国专利申请序列号16/939,650以及于2020年7月27日提交的题为“包含表面安装部件的微电子装置组合件和封装体(Microelectronic Device Assemblies andPackages Including Surface Mount Components)”的美国专利申请序列号16/939,720。

技术领域

本文公开的实施例涉及微电子装置封装体的制造。更具体地，本文所公开的实施例涉及制造包括堆叠的微电子装置的微电子装置组合件并且涉及相关封装体和方法，所述堆叠的微电子装置在微电子装置的TSV之间的介电材料中的预形成的孔中采用导电材料。

背景技术

随着电子工业向广泛商业化的堆叠微电子装置(最常见的是堆叠半导体管芯的形式)的三维组合件发展，在包封管芯堆叠之前将堆叠管芯的对准的导电元件竖直地连接到基底衬底的导电元件所花费的时间和成本已经成为一个问题。常规地，包括在柱和衬垫形式的导电元件处在每个半导体管芯的相对表面处终止的所谓的贯穿衬底通孔(TSV，也称为“贯穿硅通孔”)的多个单切的半导体管芯被堆叠在一起，其管芯的柱与相邻管芯的衬垫对准。每个管芯堆叠可以形成于未单切的基底晶片、其它块状半导体衬底或其它部件的管芯位置的导电元件上，并与其对准。柱可以包括如铜等单一导电材料，或者由焊料加盖的导电材料。虽然堆叠中最上面的半导体管芯可能未配备TSV，但是此类半导体管芯的柱与下一个较低半导体管芯的衬垫对准，并通过TSV进行通信以用于信号、功率和接地(例如，偏置)目的，堆叠中的其它半导体管芯也是如此。