[发明专利]一种耦合双忆阻器高维隐藏信号发生系统

权利要求书

1.一种耦合双忆阻器高维隐藏信号发生系统，其特征在于，包括忆阻混沌电路系统、磁控忆阻器；所述忆阻混沌电路系统包括忆阻器，通过所述忆阻混沌电路系统的若干个状态变量与所述磁控忆阻器进行非线性耦合，形成忆阻混沌系统，通过所述忆阻混沌系统产生高维隐藏信号；

所述忆阻混沌电路系统中忆阻器的实现电路包括：电压源V_α，两个运算放大器U₁、U₂，两个乘法器M₁、M₂，电阻R₁、R₂、R_α、R_β、R_γ，电容器C₃，反相电路-1、绝对值电路|·|；电压源V_α正极接地，电压源V_α负极接电阻R_α，电阻R_α另一端连接运算放大器U₁的反相输入端；信号V_y作为乘法器M₁的两个输入信号，乘法器M₁的输出端连接电阻R_γ，电阻R_γ的另一端连接运算放大器U₁的反相输入端；电容器C₃一端与运算放大器U₁的反相输入端连接，另一端与运算放大器U₁的输出端连接；电阻R_β一端与运算放大器U₁的反相输入端连接，另一端串联反相电路-1、绝对值电路|·|后，与运算放大器U₁的输出端连接；运算放大器U₁的输出端作为乘法器M₂的一个输入信号，信号V_y作为乘法器M₂的另一个输入信号，乘法器M₂的输出端连接电阻R₁后接入运算放大器U₂的反相输入端，电阻R₂一端与运算放大器U₂的反相输入端连接，另一端与运算放大器U₂的输出端连接；运算放大器U₁、U₂的同相输入端均接地；

所述绝对值电路|·|包括两个运算放大器U₃、U₄，电阻R_abs1、R_abs2，二极管D₁；绝对值电路|·|的输入信号是V_Z，V_Z信号通过电阻R_abs1与运算放大器U₃的反相输入端连接；运算放大器U₃的输出端与二极管D₁的阳极连接，二极管D₁的阴极与运算放大器U₄的同相输入端连接；电阻R_abs2一端与运算放大器U₃的反相输入端连接，另一端与二极管D₁的阴极连接；运算放大器U₄的反相输入端与运算放大器U₄的输出端连接；运算放大器U₃的同相输入端接地；运算放大器U₄的输出端输出信号为|V_Z|信号；

所述磁控忆阻器的忆导W'(V_u)的等效电路包括：运算放大器U₈，电阻R_m、R_n、R₅、R₆，乘法器M₃，电容器C₅，绝对值电路|·|；V_ω作为乘法器M₃的一个输入信号，V_ω同时连接电阻R_m和电阻R₅，电阻R_m和电阻R_n串联，电阻R₅的另一端接入运算放大器U₈的反相输入端，运算放大器U₈的输出端信号为-V_u，U₈的输出端连接绝对值电路|·|的一端，绝对值电路|·|的另一端作为乘法器M₃的一个输入信号，电阻R₆一端连接运算放大器U₈的反相输入端另一端连接运算放大器U₈的输出端，电容器C₅一端连接运算放大器U₈的反相输入端，另一端连接运算放大器U₈的输出端，乘法器M₃的输出端与电阻R_n连接，电阻R_m和电阻R_n的公共端为忆导W'(V_u)的输出电流i_ω；

将忆阻电路系统中的信号V_z与忆导输入信号V_ω进行相乘，形成非线性项， 所述非线性项与忆导项进行相加耦合后，加上1V直流电压源作为直流控制项，形成忆阻器信号V_z与忆导W'(V_u)的耦合电路。