[发明专利]一种高电源抑制比和高抗干扰能力的基准电路

权利要求书

1.一种高电源抑制比和高抗干扰能力的基准电路，其特征在于包括：偏置电路、预处理电路、基准核心电路、运算放大器和输出级；其中，

所述偏置电路产生偏置电压，用于预处理电路和运算放大器，保证其正常工作；

所述预处理电路产生初级的不受输入电压影响的稳定电压，将稳定电压输出给基准核心电路和运算放大器；

所述基准核心电路产生零温电压，将零温电压输出给输出级和运算放大器；

所述运算放大器电路使得三极管集电极电压相等，使得基准核心电路正常工作；

所述输出级通过电阻分压，产生不同的基准电压；

所述偏置电路包括NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M6、NMOS管M7、NMOS管M8、PMOS管M4、PMOS管M5、电阻R1和电阻R2；其中，

电阻R1一端连接电源，电阻R1另一端连接NMOS管M1的漏极，NMOS管M1的漏极和栅极相连接，NMOS管M1的源极连接NMOS管M2的漏极，NMOS管M2的漏极和栅极相连接，NMOS管M2的源极接地；PMOS管M4的源极、PMOS管M5的源极接电源，PMOS管M4的漏极和栅极相连并连接NMOS管M3的漏极，NMOS管M3的栅极和NMOS管M1的栅极连接，NMOS管M3的源极和电阻R2的一端连接，电阻R2的另一端接地，PMOS管M5的漏极连接NMOS管M6的漏极，NMOS管M6的漏极和栅极连接，NMOS管M6的源极和NMOS管M7的漏极连接，NMOS管M7的漏极和栅极以及NMOS管M8的栅极连接，NMOS管M7的源极和NMOS管M8的漏极连接，NMOS管M8的源极接地。

2.根据权利要求1所述的高电源抑制比和高抗干扰能力的基准电路，其特征在于：所述预处理电路包括PMOS管M9、NMOS管M10、电阻R21、电阻R3、电阻R4和电阻R17；其中，

PMOS管M9的源极接电源，PMOS管M9的漏极和栅极连接并和电阻R17的一端连接，电阻R17的另一端连接NMOS管M10的漏极，NMOS管M10的栅极和NMOS管M6的栅极连接，NMOS管M10的源极和电阻R21的一端连接，电阻R21、电阻R3、电阻R4串联，电阻R4的另一端接地，NMOS管M10的源极作为预处理的输出。

3.根据权利要求2所述的高电源抑制比和高抗干扰能力的基准电路，其特征在于：所述基准核心电路包括电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、三极管Q1和三极管Q2；其中，

电阻R5的一端、电阻R6的一端连接NMOS管M10的源极，电阻R5的另一端连接三极管Q1的集电极，电阻R6的另一端连接三极管Q2的集电极，三极管Q1的基极连接电阻R7的一端并和电阻R3、R4的公共端相连接，三极管Q2的基极连接电阻R7的另一端，三极管Q1的发射极和电阻R8的一端连接，三极管Q2的发射极和电阻R8的另一端连接，电阻R9的一端连接三极管Q1的发射极，电阻R9的另一端接地。