[发明专利]一种时钟产生电路和随机数产生电路

说明书

一种时钟产生电路，包括第一反相器链、第二反相器链、第一随机信号产生电路以及第一控制模块。第一反相器链包括串联连接的多个第一反相器，其用于根据第一配置信号选择所述第一反相器的个数以输出第一时钟信号；第二反相器链包括串联连接的多个第二反相器，其用于根据第二配置信号选择第二反相器的个数以输出第二时钟信号；第一随机信号产生电路用于对第一时钟信号和第二时钟信号进行组合来产生第一随机信号；第一控制模块用于根据第一随机信号生成第一配置信号或者第二配置信号，以变更第一反相器链中的第一反相器的个数或者变更第二反相器链中的第二反相器的个数。本发明还提供了一种随机数产生电路。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种时钟产生电路和随机数产生电路。

背景技术

在安全芯片中，为了防止加解密算法被攻击手段破解，需要使用随机时钟作为加解密逻辑电路的工作时钟。现有方案需要外接时钟信号，对时钟做加扰处理之后输出。由于外接输入的时钟信号直接暴露在安全芯片的引脚上，时钟信号很容易被攻击者获取并利用。

发明内容

基于上述问题，本发明实施例提供了一种时钟产生电路，用于在安全芯片内部产生随机时钟信号，从而解决现有安全芯片的时钟信号安全性不高的问题。

一种时钟产生电路，包括第一反相器链、第二反相器链、第一随机信号产生电路以及第一控制模块；

所述第一反相器链包括串联连接的多个第一反相器，所述第一反相器链用于根据第一配置信号选择所述第一反相器的个数以输出第一时钟信号；

所述第二反相器链包括串联连接的多个第二反相器，所述第二反相器链用于根据第二配置信号选择所述第二反相器的个数以输出第二时钟信号；

所述第一随机信号产生电路用于对所述第一时钟信号和所述第二时钟信号进行组合来产生第一随机信号；

所述第一控制模块用于根据所述第一随机信号生成所述第一配置信号或者所述第二配置信号，以变更所述第一反相器链中的所述第一反相器的个数或者变更所述第二反相器链中的所述第二反相器的个数。

可选地，所述时钟产生电路还包括第二随机信号产生电路和第二控制模块，所述第二随机信号产生电路用于对所述第一时钟信号和所述第二时钟信号进行组合来产生第二随机信号，所述第一控制模块用于根据所述第一随机信号生成所述第二配置信号，以变更所述第二反相器链中的所述第二反相器的个数；所述第二控制模块用于根据所述第二随机信号生成所述第一配置信号，以变更所述第一反相器链中的所述第一反相器的个数。

可选地，所述第一随机信号产生电路包括第一计数器和第一D触发器，所述第一时钟信号连接到所述第一D触发器的时钟信号输入端，所述第二时钟信号连接到所述第一计数器的时钟信号输入端，所述第一计数器的输出端连接到所述第一D触发器的数据输入端，所述第一D触发器的输出端产生所述第一随机信号。

可选地，所述第一随机信号产生电路还包括第二D触发器，所述第一时钟信号连接到所述第二D触发器的时钟信号输入端，所述第一D触发器的输出端连接到所述第二D触发器的数据输入端，所述第二D触发器的输出端产生所述第一随机信号。

可选地，所述第二随机信号产生电路包括第二计数器和第三D触发器，所述第二时钟信号连接到所述第三D触发器的时钟信号输入端，所述第一时钟信号连接到所述第二计数器的时钟信号输入端，所述第二计数器的输出端连接到所述第三D触发器的数据输入端，所述第三D触发器的输出端产生所述第二随机信号。

可选地，所述第二随机信号产生电路还包括第四D触发器，所述第二时钟信号连接到所述第四D触发器的时钟信号输入端，所述第三D触发器的输出端连接到所述第四D触发器的数据输入端，所述第四D触发器的输出端产生所述第二随机信号。

可选地，所述第一控制模块生成的所述第二配置信号还连接到所述第二控制模块的输入端。