[发明专利]一种半导体器件的制造方法

说明书

本发明公开了一种半导体器件的制造方法，获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层；蚀刻掉凸起部，对半导体器件的金属层表面进行修整，避免凸起部影响半导体器件的后续制程，在金属层上覆盖保护层，使得半导体器件的表面平整，更有利于半导体器件的后续制程，方法简单，便于实施。

技术领域

本发明涉及半导体器件制造技术领域，特别是涉及一种半导体器件的制造方法。

背景技术

半导体器件的制程中需要进行电性测试以对器件质量进行检测，但是进行电性测试的针扎入金属层后会造成金属层面的形变，形变的高度甚至会高达3微米以上。对于测试后的半导体器还需要进行后制程，例如：键合、光刻等工艺时，铝垫表面的针痕会造成制程异常，甚至报废。目前对于存在针痕的金属层面没有特别的工艺进行处理，所以通常跳过对半导体器件的电性测试，直接进行后制程。待所有制程做完后再进行其它测试。但是，跳过制程中的电性测试在之后进行测试，难以查清最后的电性异常是由于前制程导致还是后制程导致，如果半导体器件在前制程中已经出现电性异常，未及时区分会造成后制程工序和材料的浪费。

发明内容

本发明主要解决的技术问题是提供一种半导体器件的制造方法，解决现有技术中电性测试针痕影响半导体器件后制程的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种半导体器件的制造方法，该制造方法包括：获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。

其中，获取预处理半导体结构的步骤包括：提供半导体结构，半导体结构包括衬底、设置于衬底表面的覆盖层以及设置于覆盖层内的金属层；对覆盖层进行开口，从而使金属层暴露形成第一暴露面；将探针插入金属层的第一暴露面，对半导体结构进行电性测试，使得金属层的第一暴露层表面形成凸起部。

其中，获取预处理半导体结构的步骤包括：提供半导体结构，半导体结构包括衬底、设置于衬底表面的金属层，金属层暴露的表面为第一暴露面；将探针插入金属层第一暴露面，对半导体结构进行电性测试，使得金属层表面形成凸起部。

其中，在金属层的第一暴露面设置保护层的步骤包括：在金属层的第一暴露面上沉积保护层，其中，覆盖凸起部的保护层的厚度小于覆盖金属层除凸起部以外的其它部分的保护层的厚度。

其中，在金属层的第一暴露面上沉积保护层的方法为化学气相沉积法，保护层为二氧化硅层或氮化硅层。

其中，去除凸起部以在金属层上形成金属层的第二暴露面的步骤包括：通过干法刻蚀去除凸起部上覆盖的保护层形成暴露凸起部，同时减薄覆盖金属层除凸起部以外的其它部分的保护层；对暴露凸起部进行湿法刻蚀以在金属层上形成金属层第二暴露面。

其中，去除凸起部以在金属层上形成金属层的第二暴露面的步骤包括：通过切割去除凸起部，或通过切割去除凸起部和凸起部上覆盖的保护层。

其中，在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域的步骤之后进一步包括：对介质层进行表面平坦化。

其中，对介质层进行表面平坦化的步骤之后进一步包括：在介质层上设置导电插塞，导电插塞的一端与金属层电连接，导电插塞将金属层进行电引出。

其中，在介质层上设置导电插塞具体包括：在平坦化的介质层上形成开孔，使金属层部分暴露；在开孔内填充导电材料。