[发明专利]全数字调制的星载编码调制系统及方法

权利要求书

1.一种全数字调制的星载编码调制系统，其特征在于，包括：电源变换电路、高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路，其中：

所述电源变换电路用于将外部输入电源电压转换为高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路所需的电压值；

所述高速接口电路将外部输入LVDS数据或高速串行数据或光信号进行转换后传输给所述SRAM型FPGA电路；

所述SRAM型FPGA电路用于对接收到的外部输入数据进行接收、缓存、帧同步判断、加扰、信道编码、星座映射、Farrow抽取滤波、数字调制之后，传输给所述高速DAC电路；

所述高速DAC电路根据所述时钟电路产生的主时钟，生成中频信号，并将所述中频信号转换为模拟信号后发送给所述中频处理电路；

所述配置电路用于完成对SRAM型FPGA电路的加载、刷新、三模冗余、在轨重构、控制，并完成对模块遥测的采集与遥控通信；

所述中频处理电路用于对所述中频信号进行滤波和放大处理之后，传输给外部电路。

2.根据权利要求1所述的全数字调制的星载编码调制系统，其特征在于，所述电源变换电路的其中一路输入接口与正12V电源连接，所述电源变换电路的另一路输入接口与正5V电源连接，所述电源变换电路包括多个输出接口，所述输出接口输出的电压值包括：+1.0V、+1.2V、+1.8V、+2.5V、+3.3V、+5V。

3.根据权利要求1所述的全数字调制的星载编码调制系统，其特征在于，所述高速接口电路通过并行LVDS接口、高速串行2711接口、光纤接口接收来自前端单机发送的不同速率的并行数据和串行数据，将接收到的数据传输给所述SRAM型FPGA电路；所述时钟电路采用温补晶振和锁相源生成所述高速DAC电路工作的主时钟。

4.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述配置电路采用反熔丝FPGA及并行FLASH，反熔丝FPGA将存储在FLASH中的配置信息加载至SRAM型FPGA电路中，并完成SRAM型FPGA电路配置信息的三模冗余、动态刷新、模块的遥控控制、遥测采集，并通过异步串口与其他模块的进行通信，并接收上传的新配置信息，完成FPGA电路的在轨重构。

5.根据权利要求4所述的全数字调制的星载编码调制系统，其特征在于，所述配置电路中还加载有FPGA配置程序，当所述FPGA配置程序被执行时，完成的操作包括：与其他模块建立异步串口通信，完成指令解析、遥测采集组帧，SRAM型FPGA配置文件存储、加载及三模冗余，SRAM型FPGA的动态刷新、在轨重构，模块输出功率控制。

6.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述FPGA电路采用Kintex-7系列；所述FPGA电路对收到的外部输入数据进行如下处理：帧同步判断、数据缓存、CRC校验、数据通道选择以及同步填充帧处理，按加扰多项式要求进行加扰处理，加扰后进行按照指令要求进行信道编码及星座映射，对I/Q两路信号分别进行数字成形滤波和Farrow抽取滤波，I/Q正交调制。

7.根据权利要求6所述的全数字调制的星载编码调制系统，其特征在于，所述FPGA电路中还加载有FPGA编码调制程序，当所述FPGA编码调制程序被执行时，完成的操作包括：

与配置电路进行遥控遥测通信；

接收接口电路发送的高速数据，产生用于自检的伪随机码；

高速数据帧同步判断及同步填充帧处理、数据加扰、信道编码、星座映射、数字成形滤波和Farrow抽取滤波；

I/Q正交调制、DDR数据输出。

8.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述高速DAC电路的采样率大于1Gsps，将FPGA电路输出的高速数据进行数模转换，输出至中频处理电路。