[发明专利]半导体功率及其制作方法

权利要求书

1.一种半导体功率器件制作方法，其特征在于，所述方法包括：

提供一衬底；

在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端，其中，多个扩散窗口的宽度从所述衬底上表面的一端往所述衬底上表面的另一端依次减小；

在所述衬底上表面的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区；

在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形；

对所述源区窗口中未被所述多晶硅图形覆盖的区域进行N+离子注入，并进行推结处理，形成N+区；

在所述衬底上方形成绝缘层，并在所述绝缘层上形成多个场板接触孔，其中，所述场板接触孔位于相邻的多晶硅图形之间对应的区域；

对所述源区窗口中未被所述多晶硅图形覆盖的区域所对应的衬底进行刻蚀，形成电极接触缺口；

在所述绝缘层远离衬底一侧沉积金属层，并通过刻蚀所述金属层形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板，其中，所述电极中的源极和漏极通过所述电极接触缺口与所述JFET区连接，所述电极中的栅极与一多晶硅图形连接；

其中，所述在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端的步骤，包括：

在所述衬底的上表面生长厚度为0.3um-0.5um的氧化层；

通过刻蚀所述氧化层，形成多个相互间隔的扩散窗口；

在60KEV-90KEV的注入功率下，通过所述扩散窗口，向所述衬底注入剂量为5E12-8E12/cm²的硼，并在1000℃-1100℃的温度下进行推结和氧化处理，在所述衬底形成掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端，并在所述衬底上表面形成厚度为1.5um-2.0um的氧化层。

2.如权利要求1所述的半导体功率器件制作方法，其特征在于，所述在所述衬底的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区的步骤，包括：

在所述衬底的两端形成源区窗口；

在100KEV的注入功率下，通过所述源区窗口，向所述衬底注入剂量为2.2E12/cm²的磷；

在1000℃的温度下，进行118-138分钟的通干氧扩散，在所述源区窗口对应的衬底表面形成厚度为0.09um-0.1um的栅极氧化层；

在1150℃的温度及氮气环境下，推结处理300分钟在所述源区窗口对应的衬底区域形成JFET区。

3.如权利要求2所述的半导体功率器件制作方法，其特征在于，所述在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形的步骤，包括：

在所述衬底上方沉积厚度为0.6um-0.8um的多晶硅层，并通过三氯氧磷进行激活；

对所述多晶硅层进行刻蚀，得到多个离散的多晶硅图形。

4.如权利要求3所述的半导体功率器件制作方法，其特征在于，在通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形的步骤之后，所述方法还包括对源区窗口对应的衬底进行杂质补偿的步骤，该步骤包括：

在80KEV的注入功率下，对所述源区窗口中未被所述多晶硅图形覆盖的部分区域对应的衬底注入剂量为3-5E13/cm²的硼；

在60KEV的注入功率下，对所述源区窗口中未被所述多晶硅图形覆盖的部分区域对应的衬底注入剂量为7-9E14/cm²的硼；

在1150℃的温度下，经过30分钟推结处理，完成对所述源区窗口对应的衬底在不同深度的杂质补偿。